低壓低功耗模擬集成電路設計簡介及探討

文理祥

摘要：集成電路系統設計通常為數模混合電路的系統設計，其中的數字集成電路設計部分，通常可以依靠一些電路綜合系統軟件來簡化設計流程，例如使用Lattice公司的ispLEVER、Altera公司的QuartusⅡ等等軟件，通過利用這些數字集成電路設計自動化EDA的輔助工具，可以極大降低數字集成系統設計的復雜度。相對的，模擬集成電路設計EDA輔助工具發展就比較滯后，導致集成電路系統中的模擬集成電路部分，其每個細節都需要工程師親自去設計與調整，特別在工藝特征尺寸越來越小的當下，為兼容數模混合工藝需求，模擬集成電路設計面臨更進一步的低壓低功耗需求，極大增加了設計難度。

關鍵詞：模擬集成電路設計；低壓低功耗；數模混合；工藝特征尺寸

隨著人們對電子設備，特別是對移動電子設備功耗指標要求的進一步提高，集成電路系統設計面臨更低的電源電壓與功率損耗需求。對于集成電路系統的數字集成電路方面而言，其數字邏輯電路的主要功耗來源于動態功耗，且該動態功耗值與電路電源電壓的平方成正比，亦與工作頻率成正比，而模擬集成電路方面的功耗來源更為廣泛與復雜，綜合整個集成電路系統而言，降低功耗最有效的方法依舊是降低電源電壓，由此，當前的集成電路系統設計更偏重于低壓低功耗設計。然而，在僅僅降低電源電壓的情況下，模擬集成電路方面的功耗并沒有我們期望的那樣降低，類似的現象令模擬集成電路的低壓低功耗設計面臨著諸多挑戰，引起了業界廣泛的重視與關注。

1.模擬集成電路設計的特點

數字集成電路標準單元庫的存在極大簡化了數字集成電路的設計流程，那么我們是否可以也建立相應的模擬集成電路標準單元庫，以實現模擬集成電路的流程化通用設計？實際上，上述期望的這種通用標準單元相當難以定義及實現，因為模擬集成電路設計考量的因素比數字集成電路設計要復雜的得多。當前，模擬集成電路設計主要特點如下：

（1）模擬集成電路性能指標參數最優值側重點選擇困難。描述模擬集成電路性能指標的相關參數項非常多，以模擬集成電路中常見的基準電壓源設計為例，其性能指標包括了靜態功耗、基準電壓精度、基準電壓溫度系數、電源電壓波動抑制能力、電源電壓允許變化范圍、基準穩態電壓建立時間、線性調整率、負載調整率、噪聲參數等多個參數項。在實際設計時，我們不可能讓其所有性能指標在所有范圍內均達到最優值，只能酌情側重于某些具體的性能指標來設計。比如一個所有性能指標均要達標的基準電壓源電路，它將僅能有極個別的指標在一定的范圍內具有最優值，這個指標參數可以選擇基準電壓溫度系數或者其他項，如此整個電路系統的成本才是最合適的，這就需要我們對系統所要求的模擬集成電路各項性能指標參數理解深刻并能做出合理選擇。

（2）模擬集成電路拓撲構造的描述很難流程化綜述與管理。對數字集成電路而言，只需處理1和0兩種邏輯輸出變量，于是我們可以根據所需要功能輸出結果很方便地抽象描述出不同類型的通用邏輯單元，并根據合理簡潔的流程邏輯設計思路將這些通用邏輯單元復用于不同層次的電路設計，如此簡化了數字集成電路的設計過程。而模擬集成電路的眾多輸出變量導致我們難以綜述出一個簡潔且有效的設計流程，只能是根據具體輸出要求與具體步驟來進行相應指標的詳細設計，從中很難抽象描述出所需的通用單元，更不要說復用。

（3）模擬集成電路的功能模型設計和底層電路仿真設計繁冗。模擬集成電路設計EDA輔助工具發展比較滯后，且模擬集成電路設計考量的因素比數字集成電路設計要復雜的得多，導致集成電路系統中的模擬集成電路部分的每個細節都需要工程師親自去設計與調整。很多情況下，模擬集成電路設計者需要根據系統各個部分功能需求的不同，慎重選擇及設計出相應的電路拓撲，并依據自己的經驗和直覺對電路進行反復模擬仿真及參數修正，即只能利用自己的經驗和直覺來設計電路和分析仿真結果，且待電路性能指標滿足要求后，才能手工繪制出用于生產芯片的layout。

（4）模擬集成電路對干擾源十分敏感，需要針對性的加強設計才能具備良好的抗干擾能力。對于數字集成電路而言，簡單的1和0輸出變量令其噪聲容限之類的性能指標相當容易得到滿足，因此數字集成電路的抗干擾能力極強。但對于模擬集成電路，由于其處理的輸入信號通常表現為連續及平滑的模擬信號，則系統外部或內部的干擾信號極易與此輸入信號混淆累加，所以模擬集成電路對這些干擾源的響應比數字集成電路要敏感得多。干擾源混淆的路徑包括了公共的電源線、公共的地線、管芯隔離阱的寄生二極管、管芯的襯底，甚至隔離氧化層間的耦合寄生電容等等集成電路設計中不可規避的影響，所以模擬集成電路的設計不僅僅關心如何獲得最小的管芯面積，還必須精心設計匹配器件的對稱性、細心處理電路互連時所產生的各種寄生效應，必須充分考慮溫度漂移、偏置變化、工藝偏差及其他相關寄生參數對模擬集成電路性能影響。

2.模擬集成電路的設計思路

針對不同模擬集成電路系統的不同要求，業界已分別進行了廣泛的研究。特別在低壓低功耗模擬集成電路設計方面，針對該類電路設計的局限條件，一般在確定流片工藝的前提下，比較可行的方法是盡可能的采用低電壓余度消耗類型的電路拓撲構架來實現設計，比如采用低壓共源共柵電流源偏置電路來替代普通電流源偏置電路等等。同時，也可以讓MOS管器件工作在亞閾值工作區狀態，即是在低電壓余度消耗類型的電路拓撲中，額外再加入對MOS管器件襯底電壓的控制，從而降低MOS管的實際閾值電壓值。而在已經降低了MOS器件閾值電壓的前提下，還可以進一步采用軌對軌之類的電路設計思路，以提高模擬集成電路的可用設計冗余量，從而提高了設計效率。此外，基于數模混合工藝兼容的考慮，還可以從工藝的特殊器件方面著手，利用用襯一源結的特殊偏置寄生器件、溝道JFET等技術來進一步完善低壓低功耗模擬集成電路設計。

此外，針對可以選擇不同流片工藝來進行模擬集成電路系統設計的情況，特別是可選擇更小特征尺寸流片工藝的情況，還需闡述如下。相對而言，由于器件尺寸的變小，器件物理結深的減小，導致器件的性能與原先大尺寸器件相比弱化了不少，而在器件的性能弱化的情況下，為了模擬集成電路依舊能保持良好的性能指標，業界還發展出了組合晶體管構架、硅絕緣體技術（SOI）等新技術。其中，硅絕緣體技術（SOI）可以在確保數字集成電路的高集成度、高速運算、低動態功耗等性能指標要求得到滿足的同時，還盡可能的減小了不希望出現的寄生參數項，例如襯底寄生電容等等，如此極大滿足了模擬集成電路設計的需要，降低了集成電路系統的設計難度。并且，SOI技術以及在該技術基礎上發展起來的全耗盡SOI、部分耗盡SOI等技術，為模擬集成電路的低壓低功耗設計提供了更為全面的解決思路。

結束語

當前的集成電路系統是數字集成邏輯與模擬集成電路并存的系統，其中的模擬集成電路設計部分，特別是低壓低功耗模擬集成電路設計，是需要多次性能指標折中及多階段參數迭代的電路設計，盡管目前模擬集成電路的設計方法有了巨大的進步，但依舊需要工程師花費大量時間和精力親自去設計與調整模擬集成電路中的每一個細節。當然，隨著生產工藝水平的提高、Foundy工藝PDK的優化完善、EDA輔助工具的發展進步，模擬集成電路設計正步入嶄新的時代。

（作者單位：南京通華芯微電子有限公司）