改進(jìn)型帶隙基準(zhǔn)電壓源設(shè)計

聶素麗

（廈門南洋職業(yè)學(xué)院，福建廈門,361000）

改進(jìn)型帶隙基準(zhǔn)電壓源設(shè)計

聶素麗

（廈門南洋職業(yè)學(xué)院，福建廈門,361000）

傳統(tǒng)帶隙基準(zhǔn)源結(jié)構(gòu)能輸出比較精確的電壓，但其電源電壓較高，要在較低的電源電壓下得到更低電壓的基準(zhǔn)電壓，就必須對基準(zhǔn)源路結(jié)構(gòu)進(jìn)行改進(jìn)和提高。本文提出了一種改進(jìn)型的帶隙基準(zhǔn)電壓源設(shè)計，可以輸出較低的基準(zhǔn)電壓，基本能夠滿足復(fù)雜苛刻的工業(yè)生產(chǎn)環(huán)境的需求。

帶隙基準(zhǔn)；零溫度系數(shù)；低電壓

0 引言

隨著深亞微米集成電路的不斷發(fā)展，低功耗成為衡量電路性能的主要因素,低電源電壓的集成電路成為主流，所以低電壓基準(zhǔn)源的設(shè)計被提上日程，受到很多人的關(guān)注。由于帶隙基準(zhǔn)源具有低溫度系數(shù)和高電源抑制比等優(yōu)點，成為目前各種基準(zhǔn)電壓源電路中最良好的基準(zhǔn)源電路。

1 改進(jìn)型帶隙基準(zhǔn)電壓源電路

在傳統(tǒng)帶隙基準(zhǔn)電壓源電路的設(shè)計中，一般需要設(shè)計低失調(diào)的運算放大器，來保證電路工作在深反饋狀態(tài)，從而輸出穩(wěn)定的參考電壓。但在深亞微米的低電壓電源情況下，很難設(shè)計出滿足需求的運算放大器，更難控制運放的失調(diào)電壓。所以采用電流鏡負(fù)載的差分放大器來實現(xiàn)電壓基準(zhǔn)源的低電源電壓設(shè)計，然后采用電阻二次分壓技術(shù)調(diào)整參考電壓的輸出范圍，實現(xiàn)可供調(diào)整的輸出電壓。電阻二次分壓技術(shù)用于帶隙基準(zhǔn)源電路原理圖如圖 1所示。

圖1 改進(jìn)型帶隙基準(zhǔn)源電路原理圖

當(dāng)運放處于深度負(fù)反饋時，A 與 B 點電勢相等。此時基準(zhǔn)電壓為：

根據(jù)圖 1的原理圖，采用電流鏡負(fù)載的差分放大器設(shè)計的低電壓帶隙基準(zhǔn)電壓源如圖2所示。

圖2 改進(jìn)型低壓輸出帶隙基準(zhǔn)電壓源

低電壓帶隙基準(zhǔn)源的電流源既用于提供基準(zhǔn)輸出所需的電流，也用于產(chǎn)生所需的電流源偏置電壓。R2、R3和T3組成電阻二次分壓電路，用于控制VREF的輸出。電容C、MOS管、N1、N2、P1組成帶隙基準(zhǔn)源電路的啟動電路部分，當(dāng)電路穩(wěn)定工作時，

推導(dǎo)可得：

其中IS1/IS2為兩個雙極性晶體管的飽和電流之比，就是傳統(tǒng)帶隙基準(zhǔn)電壓源輸出的電壓表達(dá)式。

通過調(diào)節(jié)R3改變R2和R3之間的比值，來調(diào)整基準(zhǔn)輸出電壓的范圍。由于基準(zhǔn)電壓源電路中所有的電阻值都是成比例配置的，并都采用同一工藝條件下實現(xiàn)，電阻比值對溫度的變化不敏感，所以可以基本忽略電阻的溫度系數(shù)給電路穩(wěn)定性所帶來的影響。

本文采用電流反饋原理設(shè)計了如圖2所示的差分放大器，P4 管由差分放大器

的輸出直接驅(qū)動，并通過 N4 管來產(chǎn)生差分放大器所需的電流源偏置電壓，以保證差分放大器具有較高的電源抑制比。電流鏡負(fù)載管 P6 和 P7、差分對管 N5 和 N6 的寬長比（W/L=25/4）比較大，以抑制電路的熱噪聲。器件參數(shù)如表 1 所示。

表1 改進(jìn)型低壓輸出帶隙基準(zhǔn)電壓源器件參數(shù)

由于帶隙基準(zhǔn)源電路存在兩個平衡點，一個是零點，一個是正常工作點。當(dāng)基準(zhǔn)源工作在零點時，電路中節(jié)點X1和X2的電壓等于零，等于沒有電流產(chǎn)生。設(shè)置啟動電路的目的是為了避免電路工作在零點上，本文設(shè)計了如圖2左邊所示的啟動電路，當(dāng)電路通上電后，通過電容C1的充放電及N2管的導(dǎo)通，快速提高節(jié)點X1和X2的電壓，產(chǎn)生所需的基準(zhǔn)電流。節(jié)點X1的電壓通過P1和N1組成的反相器，使 N2管完全截止，節(jié)點X1、X2的電壓回落在穩(wěn)定的工作點上，使得基準(zhǔn)源開始正常工作。

2 改進(jìn)型帶隙基準(zhǔn)電壓源的仿真與分析

通過對所設(shè)計的電路的電源電壓分析，仿真電源電壓范圍為2.5～4.5V，溫度在室溫27℃時，仿真結(jié)果如圖 3所示。

在溫度t為-50-150℃時，VREF隨溫度變化的仿真結(jié)果如圖4所示。

由圖3可以看出，電源電壓為2.5～4.5V時，輸出電壓VREF為799.91～801.30mv，實現(xiàn)了更低電壓穩(wěn)定輸出，達(dá)到設(shè)計的目的。由圖 4 可得到電路的溫度穩(wěn)定性比較好，滿足較大溫度范圍的工作需求，基本符合工業(yè)環(huán)境條件。

圖3 電源電壓直流掃描輸出仿真圖

圖4 溫度掃描輸出圖

3 結(jié)束語

對放大器進(jìn)行改進(jìn)，保證放大器電路的穩(wěn)定性，在實現(xiàn)放大器的電路設(shè)計之后，在傳統(tǒng)帶隙基準(zhǔn)電壓源電路的基礎(chǔ)上進(jìn)行改進(jìn)，利用仿真軟件對帶隙基準(zhǔn)源電路進(jìn)行仿真,設(shè)計出具有較簡單的電路結(jié)構(gòu)，可以輸出較低的基準(zhǔn)電壓。電路輸出基準(zhǔn)電壓結(jié)果為 700mV 左右。當(dāng)電源電壓一定(為 1.5V)時，隨著溫度從-30℃變化到 80℃，其輸出的基準(zhǔn)電壓在 600mV 到 700mV之間，在如此大的溫度范圍內(nèi)保證了帶隙基準(zhǔn)電壓源的電壓輸出，基本能夠滿足復(fù)雜苛刻的工業(yè)生產(chǎn)環(huán)境的需求。

[1]陳鋮穎,尹飛飛,范軍著.CMOS 模擬集成電路設(shè)計與仿真實例[M].北京:電子工業(yè)出版社,2014:8-13.

[2]魏延存,陳瑩梅,胡正飛著.模擬CMOS集成電路設(shè)計[M].北京:清華大學(xué)出版社,2010:179-181.

[3]吳建輝著.CMO模擬集成電路分析與設(shè)計[M].北京:電子工業(yè)出版社,2011:237-239.

[4]華成英,童詩白著.模擬電子技術(shù)基礎(chǔ)[M].北京:高等教育出版社,2006:540-543.

Design of Improved Band Gap Voltage Reference

Nie Suli
（Xiamen Nanyang College，Xiamen Fujian,361000）

The traditional bandgap reference source structure can output more accurate voltage, but its power supply voltage is higher, at lower power supply voltage to get a lower voltage reference voltage, it must be improved and improved the reference source structure. In this paper, an improved bandgap voltage reference design is proposed, which can output a lower reference voltage, which can meet the needs of complex and harsh industrial production environment.

bandgap reference；zero temperature coefficient；low voltage

聶素麗（1981—），女，研究生，講師，研究方向電子信息。