PCB電磁兼容性設計探討

王龍林

摘 要：隨著電子技術發展，電子產品越來越多，而各種設備所處的電磁環境也越來越復雜，產品受到電場磁場干擾問題越來越嚴重，因此，對電子產品使用兼容性提出了更高，更加嚴格的要求。而滿足兼容性要求，就需要通過增強PCB板的電磁兼容，本文就PCB電磁將兼容性設計探討作簡要闡述。

關鍵詞：PCB 電磁兼容 設計

中圖分類號：TN41 文獻標識碼：A 文章編號：1674-098X（2017）08（c）-0093-02

PCB電磁兼容設計的另一種稱呼是抗干擾設計，電子產品中通常都要做好抗干擾設計，為元器件的穩定運行提供支持，為電子產品的可靠質量提供保障。

1 PCB電磁兼容性設計

對電子設備PCB進行設計時一方面要減少電子頻譜發射，另一方面要保護設備受到電磁干擾。形成干擾需要具備3個要素：耦合路徑、接收器、干擾源，三要素缺一不可。而電磁兼容設計與電路存在著密切關系，電磁兼容設計需要將輻射降低到最小并增強對輻射的抗干擾能力以及易感性。同時切斷耦合路徑時，考慮到傳導耦合輻射，前者是低頻時常見的狀況，而后者則是高頻時常見的狀況，抗干擾設計工作需要遵循的原則是，對干擾源進行抑制，切斷傳播途徑，增強抗干擾性能。對干擾源進行抑制就是最大程度減少干擾源數字器件電壓變化率，這是抗干擾工作中最重要的原則，也是需要優先考慮的原則，達成該目標則是通過并聯電容與干擾源兩端。就傳播路徑切斷而言需要考慮到CPU受到震動的影響，而電源做好，抗干擾問題就已經解決了一半。對于一塊PCB板而言，一般需要在總電源的入口處對地并聯一個TVS管，TVS管之后再串聯一個鐵氧體抑制元件（如：共模電感）。在進行電源線布線時，盡量采用星型結構或總線型結構或星型與總線混合結構，走線寬度根據需要進行設計，不要出現環路。在進行其他信號線布線時，需要根據實際信號選擇合適的走線寬度與走線間間距，還需要根據信號速率或形態選擇合適的走線方式，比如等長走線、蛇形走線等；如果某根信號線很長時，可以考慮“S”型走線。同時需要在CPU對噪聲敏感，需要為其增加穩壓器或者是濾波電路，以此來減小噪聲對其造成影響。CPU晶振引腳與晶振盡量縮小距離，時鐘信號走線要做到短而粗，同時時鐘區一般需要進行包地隔離處理。晶振外殼需要接地，電路板需要合理分區，比如數字、模擬信號、強弱信號，最大程度將敏感元件與干擾源、模擬區與數字區二者之間用地線進行隔離，增強元器件抗干擾性能。如果板子上存在高壓信號（比如220V交流），一定要遵循相應的設計安規進行布局、走線或隔離。從敏感器件考慮，最大程度減少對干擾的拾取，以及不正常狀態盡快恢復。在速度滿足要求的狀況下，選用低數字電路或者是降低CPU晶振頻率，IC器件盡量焊接于電路板，而不用IC座。不同靜電壓物體在相互靠近的時候會導致電荷轉移，而一些敏感設備則可能會受到損傷。系統內部由于導線與元件之間的性能不同也會產生干擾，自兼容性在設計時也需要被考慮到。

2 電磁兼容設計常用措施

2.1 元器件的選用

首先是無源元件選擇，該環節也是影響到兼容性的主要因素，由于不同元件有其各自的特性，在適當時必須對其進行選擇，確保在電路中能夠發揮其應有作用。從電磁兼容方面來考慮，無引腳器件抗干擾效果比較好。片式電容與電阻要低于其寄生參數，高頻時應該優選。在集成電路方面，只要能夠確保系統功能完成，盡可能使用低邊沿速率的器件。從封裝角度來考慮，應首選表貼器件；其安裝位置更低，安裝面積更小；電磁兼容方面表面突出。比如能選擇無源晶振就決不選擇有源晶振，在面對高頻與尖峰信號時，需要加入磁珠或共模電感等抑制器件。

2.2 元器件布局

布局指的是將所有的元器件合理設置于有限的面積上。元器件在安裝時需要考慮到兩方面問題，電氣性能優化，布線布通率。從電氣性能角度來看，盡量按電路功能模塊進行布局，比如高頻電路盡量布局在一塊，DC-DC電源電路盡量布局在一起，并對這些電路預留屏蔽罩設計，必要時可以加入屏蔽罩來提高PCBA的整體性能。按電路功能模塊進行布局后，不僅可以提高布線的布通率，還有利于多人協作布線設計。布線成功率會受到布局是否合理影響，同時也會受到后期工藝與造價等因素影響。需要兼顧到多個方面。地線平行布放或者是雙層板電源線布放時，可以形成PCB電容，并能夠達到去耦效果。而多層板中接地面與電源面則可以形成PCB電容，并且其等效于均勻分布于面板的去耦電容，并且效果要遠遠好于雙面板。而單獨分立元件電容則不具備該特性。單考慮電磁兼容，多層板無論是在噪聲，尺寸，或是性能方面都要明顯優于雙面板。

2.3 特殊元器件位置問題

考慮到PCB電磁兼容的要求，元器件排列需要充分考慮到抗干擾問題。尤其是對于某些特殊的元器件而言。盡可能縮小彼此之間的聯線，減少分布參數與彼此間的干擾。容易被干擾的元器件間應該保持合理距離。某些元器件帶有高壓，在布置時需考慮后期調試工作人員安全性。重量超過一定標準的元器件需要進行固定，之后再進行焊接。對于產生熱量較大的元器件而言，則需要考慮到散熱問題。

2.4 PCB布線

PCB布線工作需要考慮到對電磁兼容性的影響并遵循相應原則。包括走線間距增大減少耦合干擾。電源層與地線層平行，并盡可能保持二者間距離最小。敏感的走線需要與噪音源保持足夠距離。對地線與電源線進行加寬從而減少兩線間阻抗。在具體措施方面，可以采用物理方法對不同類型電路進行區分。尤其是通過地線與電源線耦合。而在直流電源回路中，負載變化會導致電源噪音，而解決此問題可以通過配置去耦電容或加入合適的磁珠，這也是抗干擾設計中一種常見做法。除此之外也可以通過接地來克服電磁干擾。

接地的作用在于使電阻最小化，從而降低電路電動勢。單面板接線需要盡可能加粗。如果線條過細，整板電源系統容易被外界干擾源干擾，接地電位則會隨著電流變化而急劇變化，從而會導致信號電平不穩或電平信號發生跳變。抗噪音性能就會減弱。多層面板設計通常是將電源面與接地面相鄰放置，并將此兩層置于多層板中部。兩層盡可能縮小距離，從而形成大的PCB電容，達到去耦效果目標。在確保線路性能要求下，原理圖方向與布線方向二者盡可能一致，并依據一定的順序走線，并且盡量直觀、簡單。模擬與數字信號線盡量不要交叉，盡量分割走線，模擬地與數字地盡量采用單點共地。在多層板中，相鄰層走線盡量相互垂直或斜交叉，盡量避免相鄰層走線平行的現象；如果走線密度大，在成本要求苛刻與功能滿足的前提下，可以對電源層進行分割走線，但不要對地層進行分割。敏感易受干擾的信號線，盡量在內層走線，并進行包地處理。有些特殊信號走線，不僅要考慮等長、差分等走線方式，還要考慮阻抗設計（比如LVDS信號線通常要滿足80～100Ω的阻抗，USB信號線通常要滿足90Ω的阻抗等）。從各個功能模塊單元到整塊PCB板，所有信號的回路要盡量小。

3 結語

PCB設計工作的質量，直接關系到產品抗干擾能力，對產品性能有著決定性作用，因此，工作人員在設計時，必須要依據電磁兼容性原則，工作人員需要具備電路知識，了解不同元器件特性，同時也要結合產品進行具體分析。

參考文獻

[1] 劉俊.PCB的電磁兼容性設計[J].石油管材與儀器，2012（1）：22-25.

[2] 鄭軍奇.EMC（電磁兼容）設計與測試案例分析[M].北京：電子工業出版社，2010.