應用于LCoS時序彩色顯示的DDR2 SDRAM控制器的設計

王長森+黃嵩人

摘要：提出了一種應用于LCoS時序彩色顯示的DDR2控制器的設計，控制器基于AMBA AHB-Lite3.0協議，目的為提高系統帶寬。分析了LCoS空間彩色轉時序彩色的硬件架構，通過將一幀的RGB數據存儲到SDRAM的一個bank里，再通過從bank的不同位置依次讀出R＼G＼B數據，這樣就完成了圖像數據顯示方式的轉化。接著通過軟件平臺和硬件平臺的測試，驗證了控制器系統的穩定性和圖像數據轉化的正確性。

關鍵詞：時序彩色；硅基液晶顯示；控制器；RGB

中圖分類號：TP273 文獻標識碼：A 文章編號：1007-9416（2017）11-0003-03

1 引言

隨著液晶顯示技術的不斷進步，LCoS（Liquid Crystal on Silicon）技術將成為21世紀最具潛力的顯示技術。LCoS芯片是一種基于硅基液晶微顯示技術的顯示驅動芯片，常用于便攜式移動電子設備中，具有低功耗和高分辨率的優點。

RGB空間彩色顯示是目前LCoS芯片最常用的彩色顯示方式，使用紅、綠、藍三原色的亮度來定量表示顏色，是以RGB三原色光疊加來實現混色的方式。三種顏色所占比例不同，得到的顏色就不同。變換混合的比例，就會得到各種各樣的混合效果。任何一種顏色用RGB顏色空間中的一個像素點表示。RGB空間彩色的缺點在于R、G、B這3個分量的高度相關，即如果一個像素點的某一個分量發生了一定程度的改變，那么這個顏色很可能要發生改變。對于LCoS時序彩色來說，首先將輸入的一幀完整的RGB彩色圖像分離成RGB三個單色子場，依次寫入液晶屏。與此同時，在每幀單色子場有效數據完成寫入和LCoS液晶完成響應之后，點亮對應的LED光源，從而完成RGB單色圖像的依次顯示，只有幀率足夠高，由于人眼的視覺暫留特點，感受起來就是穩定的彩色圖像。相比于空間彩色顯示，在同樣的顯示屏上分辨率更高，顯示芯片的功耗更低。為了將RGB彩色圖像分離成R、G、B三個單色子場，我們在LCoS顯示芯片中嵌入了DDR2 SDRAM（以下簡稱DDR2）控制器的設計。

2 DDR2控制器的系統方案

2.1 整體結構

片外的DDR2作為單片LCoS芯片的緩存，起著非常重要的作用。控制器將外部輸入的圖像數據按幀寫入DDR2中，按照要求控制讀地址從DDR2中分紅、綠、藍幀子場讀出數據。為了連接片外的DDR2和間接控制它，我們在顯示芯片內部嵌入了DDR2控制器的設計。

DDR2控制器要完成的功能：

（1）產生對DDR2的讀/寫命令和地址，并將它們緩存在各FIFO中，隨時供DDR2控制器調用，由AHB master提供。控制器系統接收的時鐘、數據信號由mipi接口或者RGB接口給出。

（2）對DDR2進行直接控制，將AHB master產生的命令進行譯碼，產生讀/寫/刷新等一系列操作，對DDR2發出的各種命令要符合特定的時序要求。在上電時必須完成對DDR2的初始化工作。

（3）建立用戶與DDR2的數據通道，在DDR2和用戶接口之間傳遞需要寫入或者讀出的數據，并且調整對應讀/寫操作的DQS信號時序，使其滿足DDR2的要求。

（4）對DDR2中讀出的數據進行緩存，由于直接讀出的速度非常高，直接返回數據會對后段數據處理產生很大的壓力，因此需要進行緩存之后才送到后續處理。

DDR2控制器主要由5部分組成：低功耗切換模塊、數據接口模塊、寄存器接口模塊、控制器core模塊、物理層模塊。圖1是控制器的結構示意圖：其中紅色的時鐘信號（clk_x）為掃描鏈測試（DFT）模式下才啟用。

2.2 關于掃描鏈測試（DFT）信號的說明

DDR2控制器的代碼層次是帶掃描鏈測試邏輯的，I/O模塊留出了scan_en、scanmode、scanin、scanout幾個信號的輸入輸出。使用該芯片是選擇工作在DFT模式還是正常工作模式下，通過外部管腳控制，將這幾個信號輸入到不同的功能模塊中，實現DFT模式。現在我們不做DFT，就需要把外面的控制接成固定值，使其始終工作在正常模式下。即在asic頂層，將上述四個信號懸空（正常模式）。

3 DDR2控制器的設計

3.1 工作模式切換模塊

在高性能SoC（System-on-Chip）中，動態功耗占據整體功耗的絕大部分，時鐘門控技術是降低電路動態功耗十分有效的方法，而動態時鐘門控技術可以在此基礎上獲得更低的動態功耗。當控制器在運行過程中出現空閑狀態（idle），或者需要將其轉換為低功耗模式的情況下，該模塊通過設置低功耗或者自刷新（SR）模式來切換工作狀態。一般狀態切換時會經過幾個時鐘周期，以使控制器能夠從當前的狀態首先切換到normal狀態，然后再切換到新的狀態。

其中當啟用dft模式時，動態時鐘門控模塊用來產生該模式下需要的時鐘信號。該模塊的數據流程如圖2所示。

3.2 數據接口模塊

數據接口模塊主要包括AHB master模塊、AHB slave模塊和仲裁模塊，AHB master模塊用來接收和輸出圖像數據，產生符合AMBA AHB-lite總線協議時序要求的數據、地址和控制信號。AHB slave模塊主要包括數據和命令fifo，用來接收和存儲AHB master產生的數據、命令和地址信息，起到緩沖和跨時鐘域的作用。仲裁模塊對AHB slave產生的命令和地址數據利用Round_robin算法進行仲裁，仲裁后的結果和數據同步輸入到控制器core模塊。

AMBA AHB-Lite是一種高性能和可綜合的總線接口，特性包括：

（1）Burst傳輸；（2）支持多主控制器；（3）寬數據位，包括32、64、128、256和512位。endprint

該模塊的結構如圖3所示。

3.3 寄存器接口模塊

寄存器接口模塊包括寄存器端口模塊和寄存器分離模塊，寄存器端口模塊接受外部I2C的配置信息和讀出內部寄存器數據，寄存器分離模塊分別分高位和低位地址配置控制器Core和物理層內部的寄存器，讀寄存器數據可以通過寄存器端口輸出。用戶根據片外DDR2的應用需求相應地配置控制器內部寄存器，具體的寄存器可以參考存儲器廠商提供的數據手冊。

3.4 控制器Core模塊

控制器Core模塊主要包括用戶自定義模塊、命令隊列模塊、命令和地址譯碼模塊、寫數據通道和讀數據通道、地址移位模塊、自動刷新和自刷新模塊、bank激活和預充電模塊、DDR2上電后狀態機模塊、寄存器模塊。

（1）用戶自定義模塊：用戶可以根據所用的DDR2的地址和數據位寬通過配置相應的內部寄存器定義控制器的地址和數據位寬，主要是bank地址、行地址和列地址的位寬。

（2）命令隊列模塊：數據接口模塊輸出的命令和地址會伴隨著優先級和源ID，經過用戶自定義模塊后輸入到命令隊列模塊，命令隊列模塊會根據優先級和源ID等因素對命令進行排隊，排隊后的命令會依次輸出到后面的模塊里。

（3）命令和地址譯碼模塊：命令隊列模塊輸出的命令和地址進入到譯碼模塊會譯碼成片選、行選通、列選通、寫使能等信號。

（4）讀、寫數據通道模塊：由8個深度可調的同步fifo組成，由于命令隊列模塊存在一段處理命令的時間，所以該數據通道作為數據的緩存保證了數據和命令、地址同步。

（5）地址移位模塊：因為供應商提供的DDR2的bank個數和容量不盡相同，所以我們需要通過配置寄存器控制地址移位來匹配供應商提供的DDR存儲器。

（6）自動刷新和自刷新模塊：由于DDR2是動態存儲器，所以必須間隔一段時間對電位電荷充電，即刷新電荷。DDR2刷新分自動刷新和自刷新模式，低功耗狀態或休眠模式時選擇自刷新，正常模式時選擇自動刷新，間隔7.8us刷新一次所有bank。

（7）bank激活和預充電模塊：對bank的每一行讀寫數據時，需要關閉掉上一行進行一次預充電，讓電容充滿能量防止過流現象，然后進行行激活打開要讀寫的行，之后就可以進行讀寫；對所有的bank自動刷新時，需要關閉掉所有的bank進行預充電，然后行激活將要讀寫的行，之后就可以進行正常讀寫。

（8）上電后狀態機模塊：對DDR2存儲器上電后到進行正常讀寫數據之間有個初始化過程，具體的初始化過程在DDR2的datasheet上可見，該模塊在初始化過程中有一個正確的狀態跳轉的過程。

（9）控制器的寄存器模塊：用戶可以根據需要配置該模塊里相應的寄存器參數。

該模塊的數據流程如圖4所示。

3.5 物理層模塊（PHY）

物理層模塊主要包括IO模塊、數據通道模塊、寄存器模塊。

（1）IO模塊：即pad模塊，控制器的數據、地址、時鐘等信號通過該模塊輸出到片外的DDR2。

（2）數據通道模塊：控制器的數據信號在該模塊分高低位和雙沿采樣數據，同時通過DLL輸出dqs信號為了更精準得采樣到數據；同樣對存儲器的讀返回數據也是分高低位和雙沿采樣數據。

（3）寄存器模塊：用戶可以根據需要配置該模塊里面相應的寄存器參數。

4 仿真結果及分析

經過軟件平臺的功能驗證，片外SDRAM讀返回的數據符合時序彩色的要求。控制器系統時鐘頻率較高，狀態上報準備，穩定性好，功耗較低。

功能仿真波形如圖5所示。

5 結語

本文介紹了應用于單片LCoS實現時序彩色顯示的DDR2控制器的設計及系統解決方案，重點討論了控制器Core和數據接口模塊的設計，并搭建了硬件平臺進行了驗證。對于常規的60Hz彩色視頻源而言，LCoS液晶響應時間只有在3ms以內才能實現時序彩色的顯示。DDR2控制器的系統采用360MHz時鐘，片外使用雙沿800MHz的SDRAM才能實現60Hz的幀刷新率。

目前，LCoS芯片已完成投片。軟件層面，功能測試和時序測試結果完全符合RGB空間彩色轉時序彩色的要求且功耗更低。

參考文獻

[1]李明，代永平.一種基于LCoS時序彩色顯示降低SDRAM時鐘頻率的方法[J].天津：光電子技術，2015，35（3）：204-207.

[2]茅錦亮.動態時鐘門控管理策略的設計與實現[D].南京：東南大學，2014.

[3]曹華，鄧彬.使用Verilog實現基于FPGA的SDRAM控制器[J].今日電子，2015（1）：53-55.

[4]項國慶.基于LCoS系統的RGB時序LED光源驅動方法研究與應用設計[D].天津：南開大學，2013.

[5]范澤明.DDR2 SDRAM控制器的設計與驗證[D].西安：西安電子科技大學，2009.

Abstract：A design of DDR2 controller for LCoS sequential color display is proposed. The controller is based on AMBA AHB-Lite3.0 protocol to improve the system bandwidth.Analysis of the LCoS space color to color sequential hardware architecture， by storing the RGB data frame to a bank SDRAM， then from different positions of bank in turn reads the R＼G＼B data， thus completing the image data display mode conversion.Then， the stability of the controller system and the correctness of the image data transformation are verified by testing the software platform and hardware platform.

Key Words：sequential color；LCoS；controller；RGBendprint