基于FPGA的飛控采集器的設(shè)計(jì)

周星星++袁剛平

摘 要：文章對(duì)機(jī)載測(cè)試系統(tǒng)中數(shù)字飛控采集器的重要性和必要性進(jìn)行簡(jiǎn)要分析，介紹了飛控采集器的總體設(shè)計(jì)，對(duì)各個(gè)板卡的設(shè)計(jì)和功能進(jìn)行了闡述，詳細(xì)描述了電源模塊、控制單元、I/O輸入輸出和數(shù)據(jù)接收單元。

關(guān)鍵詞：飛行試驗(yàn)；飛控計(jì)算機(jī)；設(shè)計(jì)

中圖分類號(hào)：V217 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：2095-2945（2018）02-0120-02

Abstract： This paper briefly analyzes the importance and necessity of the digital flight control collector in the airborne test system， introduces the overall design of the flight control collector， and expounds the design and function of each board card. The power module， control unit， I/O input and output unit and data receiving unit are described in detail.

Keywords： flight test； flight control computer； design

1 概述

飛行試驗(yàn)是在真實(shí)的環(huán)境條件下對(duì)航空裝備進(jìn)行各種鑒定、考核、調(diào)試，對(duì)各種航空新技術(shù)進(jìn)行研究和驗(yàn)證[1]。機(jī)載測(cè)試是試飛中的一個(gè)基礎(chǔ)和關(guān)鍵環(huán)節(jié)，它的工作直接關(guān)系到飛行試驗(yàn)的結(jié)果。機(jī)載測(cè)試系統(tǒng)是指安裝在飛機(jī)上的測(cè)試設(shè)備的總稱，它通常包括傳感器、信號(hào)調(diào)節(jié)器、數(shù)據(jù)采集器、機(jī)載記錄設(shè)備、測(cè)試時(shí)統(tǒng)和GPS定位設(shè)備等。作為機(jī)載測(cè)試系統(tǒng)的關(guān)鍵部分，數(shù)字飛控采集器主要用來采集數(shù)字飛控?cái)?shù)據(jù)，具體包括飛機(jī)的各操縱面位置指令、姿態(tài)及狀態(tài)信息等。通過這些數(shù)據(jù)的分析和處理，得出與飛機(jī)狀態(tài)相關(guān)的若干鑒定結(jié)論，從而為飛機(jī)設(shè)計(jì)的改進(jìn)提供可靠的依據(jù)。同時(shí)，通過遙測(cè)傳輸系統(tǒng)將與飛行安全有關(guān)的數(shù)據(jù)實(shí)時(shí)傳送至地面安全監(jiān)控中心，地面指揮員能夠嚴(yán)密監(jiān)控所關(guān)注的飛行數(shù)據(jù)，一旦出現(xiàn)危及飛機(jī)安全的狀態(tài)，能夠迅速做出決策并指揮。因此，數(shù)字飛控采集器在飛機(jī)的飛行試驗(yàn)過程中具有非常重要的作用。

2 數(shù)字飛控采集器總體設(shè)計(jì)

數(shù)字飛控采集器負(fù)責(zé)采集飛機(jī)飛控計(jì)算機(jī)系統(tǒng)輸出的4路1553B數(shù)據(jù)總線信號(hào)，并將采集到的100%總線信息疊加時(shí)間信息后轉(zhuǎn)換成100%飛控PCM數(shù)據(jù)流輸出，最終通過數(shù)字記錄設(shè)備進(jìn)行記錄。所記錄數(shù)據(jù)既可用于飛行試驗(yàn)后期數(shù)據(jù)處理，也可重現(xiàn)飛控系統(tǒng)的飛行數(shù)據(jù)。同時(shí)，可通過用戶定義選擇總線上的部分信息形成一條可選數(shù)據(jù)流輸出，即對(duì)數(shù)據(jù)塊進(jìn)行編程，選取關(guān)注參數(shù)并進(jìn)行時(shí)間標(biāo)識(shí)，最終形成PCM數(shù)據(jù)流進(jìn)行輸出。這些可選參數(shù)在采集的同時(shí)可進(jìn)行實(shí)時(shí)監(jiān)控，這也能夠更加有效獲取飛行試驗(yàn)過程中相關(guān)飛行安全數(shù)據(jù)。數(shù)字飛控計(jì)算機(jī)的系統(tǒng)框圖如圖1所示。

由圖可知，數(shù)字飛控采集器主要由4部分組成，分別為電源單元、控制板單元、I/O輸入輸出單元和數(shù)據(jù)接收單元。

3 單元設(shè)計(jì)和功能分析

3.1 電源模塊

電源模塊為整個(gè)系統(tǒng)理工電源，其核心部件是DC/DC轉(zhuǎn)換器件。電源模塊將輸入機(jī)上28V直流電源轉(zhuǎn)換成采集器需要的±15V（模擬電源和傳感器激勵(lì)電源）、+3.3V、GND、1.2V共四種電壓。在輸入為+18～+32V范圍內(nèi)電源模塊能正常工作。輸入電源入口采取濾波措施，消除傳導(dǎo)干擾，從而滿足電磁兼容性要求。此外，電源板所需的1.8V、2.5V、5V等電源均由+3.3V轉(zhuǎn)換而來。

3.2 控制單元

中央控制單元（CCU）和I/O輸入輸出單元（作為前者的子板）共同構(gòu)成采集器的控制部分。其中，I/O輸入輸出單元通過相關(guān)的解調(diào)電路，將外圍GPS時(shí)碼發(fā)生器輸出的IRIG-B AC碼轉(zhuǎn)換為串行的時(shí)鐘+數(shù)據(jù)的數(shù)字信號(hào)，并將該信號(hào)傳遞至中央控制單元，最終為整個(gè)采集系統(tǒng)提供一個(gè)時(shí)間基準(zhǔn)。

控制單元是基于FPGA的SOPC（System On Programmable Chip簡(jiǎn)稱可編程片上系統(tǒng)）系統(tǒng)[2]，系統(tǒng)集成了NIOS-II/f軟核處理器、USB2.0控制器、上位機(jī)接口、并行FLASH存儲(chǔ)器、SDRAM、40M晶振、FPGA的JTAG接口、內(nèi)部32位總線接口、以太網(wǎng)接口、I/O板接口、通用外設(shè)和專用外設(shè)（100%PCM和部分PCM輸出模塊）等。基于FPGA嵌入IP軟核的SOPC系統(tǒng)在不增加芯片數(shù)量的基礎(chǔ)上，具有強(qiáng)大的靈活性、開發(fā)周期短、成本低且可現(xiàn)場(chǎng)配置及系統(tǒng)重構(gòu)。不僅系統(tǒng)集成度高，功能也更加強(qiáng)大。作為整個(gè)系統(tǒng)的核心，它是所有傳輸交互的發(fā)起方。其主要功能有：

（1）上電初始化；

（2）系統(tǒng)板卡掃描；

（3）通過USB口實(shí)現(xiàn)上位機(jī)對(duì)整個(gè)采集器所有板卡的

配置，包括板掃描、配置讀、配置寫、IO讀、IO寫、存儲(chǔ)器讀、存儲(chǔ)寫等；

（4）將采集到的數(shù)據(jù)信號(hào)通過自研總線傳送到FPGA

進(jìn)行處理并通過PCM輸出模塊將信號(hào)按照相應(yīng)格式進(jìn)行輸出。

其中，USB2.0接口設(shè)計(jì)包括接口的硬件設(shè)計(jì)、控制器芯片的固件開發(fā)、上位機(jī)驅(qū)動(dòng)及編程加載軟件開發(fā)等，同時(shí)設(shè)置全速工作模式（理論速率可達(dá)480Mbps）用以監(jiān)測(cè)、記錄USB端口的實(shí)時(shí)數(shù)據(jù)。

3.3 I/O輸入輸出單元

在數(shù)據(jù)傳輸過程中，為滿足傳輸距離和可靠性的要求，控制板四路通道的全部輸出信號(hào)均采用EIA-RS-422A的電氣標(biāo)準(zhǔn)進(jìn)行的輸出驅(qū)動(dòng)。因此，需將單端的輸出信號(hào)轉(zhuǎn)換為差動(dòng)信號(hào)進(jìn)行輸出。I/O單元作為中央控制單元的子板，二者通過軟線連接。其主要功能有：100%PCM輸出驅(qū)動(dòng)和部分PCM輸出驅(qū)動(dòng)。其中，控制單元的100%PCM輸出就是將采集到的四路數(shù)據(jù)按照用戶編程設(shè)置的PCM幀格式進(jìn)行輸出，在輸出數(shù)據(jù)流中需對(duì)總線信息進(jìn)行時(shí)間標(biāo)識(shí)，時(shí)間標(biāo)識(shí)的分辨率為1μs，標(biāo)識(shí)的時(shí)刻為命令字同步頭的過零點(diǎn)。整個(gè)輸出模塊包括5個(gè)信號(hào)，具體為：輸出數(shù)據(jù)、字時(shí)鐘、位時(shí)鐘、子幀與全幀時(shí)鐘，1個(gè)數(shù)據(jù)+4個(gè)時(shí)鐘；部分PCM輸出的模塊則包括輸出的數(shù)據(jù)、位時(shí)鐘、字時(shí)鐘、幀時(shí)鐘，1個(gè)數(shù)據(jù)+3個(gè)時(shí)鐘共4個(gè)信號(hào)。此外，兩種輸出均由單端變成RS422差動(dòng)輸出。endprint

處理器首先接收到數(shù)據(jù)的狀態(tài)信息，并輸入至部分PCM模塊中，這些信息包括通道號(hào)、新數(shù)據(jù)標(biāo)志、表號(hào)等。依據(jù)接收到的數(shù)據(jù)狀態(tài)信息，部分PCM模塊在產(chǎn)生狀態(tài)字的同時(shí)讀取存儲(chǔ)在部分PCM單元中的內(nèi)容，最終判定輸出的參數(shù)是否被用戶選中。若選中，則將選中的參數(shù)按照用戶的排序地址存入雙口RAM中，待數(shù)據(jù)接收完后，處理器按照協(xié)議將同步字、狀態(tài)字、已排列好的參數(shù)和時(shí)間字等信息依次輸出。

3.4 數(shù)據(jù)接收單元

該單元由4個(gè)數(shù)據(jù)接收通道構(gòu)成，通道之間邏輯相互獨(dú)立，互為備份，是四余關(guān)系。飛控?cái)?shù)據(jù)經(jīng)過隔離、1553解碼后進(jìn)入通道中并發(fā)出中斷信號(hào)，等待控制單元通過內(nèi)部總線對(duì)數(shù)據(jù)進(jìn)行讀取。數(shù)據(jù)接收單元主要功能為：

（1）為保證電氣安全，與四個(gè)通道輸出的數(shù)據(jù)進(jìn)行物理和邏輯的電氣隔離；

（2）結(jié)合復(fù)位信號(hào)和12M時(shí)鐘，利用專用1553解碼芯片對(duì)四路總線數(shù)據(jù)解碼；

（3）按時(shí)間順序解調(diào)出總線上出現(xiàn)的符合1553B標(biāo)準(zhǔn)的所有指令字、數(shù)據(jù)字和狀態(tài)字，將其存儲(chǔ)到緩存器中，然后對(duì)消息中的具體內(nèi)容進(jìn)行標(biāo)識(shí)和處理，包括：在指令字后插入該消息塊到達(dá)的準(zhǔn)確時(shí)間、在狀態(tài)字之前插入消息響應(yīng)時(shí)間和在總線消息的間隔處加入填充字等；

（4）輸出的RS-422串行數(shù)據(jù)通過輸入接口電路、數(shù)據(jù)同步檢測(cè)、計(jì)時(shí)轉(zhuǎn)換電路，對(duì)數(shù)據(jù)進(jìn)行字檢測(cè)，并將檢測(cè)后的數(shù)據(jù)送到緩沖器傳輸，后通過遙測(cè)發(fā)射機(jī)傳輸至地面進(jìn)行實(shí)時(shí)監(jiān)測(cè)；

（5）對(duì)內(nèi)部32位自研總線板卡的配置數(shù)據(jù)進(jìn)行讀寫，

以及系統(tǒng)上電配置等。

3.4.1 與飛控計(jì)算機(jī)的電氣接口

數(shù)字飛控采集器端采用DS26LS32M芯片進(jìn)行接收，飛控計(jì)算機(jī)輸出端采用DS26LS31M芯片進(jìn)行接收，二者通過標(biāo)準(zhǔn)的點(diǎn)對(duì)點(diǎn)實(shí)現(xiàn)RS-422傳輸。為提高系統(tǒng)的抗干擾能力，在信號(hào)接收端的IN+、IN-之間增加匹配電阻用于增大輸出電流。同時(shí)，為避免輸入端遭受瞬間高電壓浪涌信號(hào)的破壞，在信號(hào)輸入的IN+端和IN-端分別對(duì)地加入瞬態(tài)抑制二極管。此外，出于對(duì)飛控計(jì)算機(jī)輸入端進(jìn)行保護(hù)的考慮，采取與數(shù)字飛控采集器的數(shù)字地共地的設(shè)計(jì)。

3.4.2 1553B總線數(shù)據(jù)解調(diào)

飛控計(jì)算機(jī)輸出的串行數(shù)據(jù)流在電氣特性上符合RS422標(biāo)準(zhǔn)，在數(shù)據(jù)編碼方式及組織結(jié)構(gòu)上符合1553總線標(biāo)準(zhǔn)。因此，在解調(diào)串行數(shù)據(jù)流的數(shù)據(jù)時(shí)，首先將飛控計(jì)算機(jī)輸出的四路具有1553B特性的且符合GJB289A[3]總線有關(guān)規(guī)定的數(shù)據(jù)流轉(zhuǎn)換成通用的16位不歸零電平碼（NRZ-L串行碼）和IRGB時(shí)間碼，而后通過串并轉(zhuǎn)換和存儲(chǔ)單元，最終提供給系統(tǒng)內(nèi)部32位自研總線。

4 結(jié)束語

本文設(shè)計(jì)的數(shù)字飛控采集系統(tǒng)已經(jīng)通過地面及機(jī)上聯(lián)合調(diào)試試驗(yàn)，系統(tǒng)的相關(guān)技術(shù)指標(biāo)均滿足設(shè)計(jì)要求，同時(shí)系統(tǒng)的可靠性和有效性也進(jìn)行了初步的驗(yàn)證。該設(shè)計(jì)方法具有較強(qiáng)的實(shí)用價(jià)值，可供后續(xù)設(shè)計(jì)參考應(yīng)用。

參考文獻(xiàn)：

[1]周自全.飛行試驗(yàn)工程[M].航空工業(yè)出版社，2010.

[2]ALTERA公司FPGA數(shù)據(jù)手冊(cè)、SOPC設(shè)計(jì)指南、參考設(shè)計(jì)[Z].

[3]GJB289A（國(guó)軍標(biāo)289A）[S].endprint