鄭直

摘要:本文設計了一款低功耗放大器,整個放大器分為差分輸入級、中間增益級、緩沖輸出級以及偏置電路四部分。采用SOI工藝制作,提高了放大器的抗輻照能力。經流片測試,靜態電源電流為0.8mA,輸入失調電壓為-0.9mV,輸入失調電流為0.9nA。
【關鍵詞】放大器 低功耗 抗輻照 SOI工藝
隨著個人通訊的迅速發展,尤其是筆記本電腦、移動通信等便攜式設計的廣泛使用,低功耗成為電子產品,尤其是便攜式電子產品的主要競爭指標。運算放大器作為集成電路中最基本單元,其性能高低往往決定整個系統的表現。
另一方而,當今軍事的競爭日趨激烈,集成電路在軍事中也得到了越來越多的應用。軍事領域中惡劣環境對集成電路提出了嚴苛的要求。在外太空以及核爆炸等惡劣環境下產生的輻照對集成電路有顯著的影響,導致集成電路的性能嚴重下降甚至功能喪失。如何提高集成電路以及其核心單元運算放大器的抗輻照能力,成為了迫切的需要。
本文設計的低功耗放大器,放大部分分為差分輸入級、中問增益級、緩沖輸出級三個部分,偏置電路為整個系統提供偏置。通過線路與版圖的優化設計,降低了放大器的功耗。采用SOI工藝,有效的提高了抗輻照能力。
1 電路設計
本文設計的低功耗放大器從功能上可以劃分為差分輸入級、中問增益級、緩沖輸出級以及偏置電路四部分。外部微弱信號經差分輸入級進行初級放大,放大后的信號經過中問增益級進行電平轉換以及進一步增大,最終放大后的信號經過緩沖輸出級進行互補推挽輸出。
圖1為低功耗放大器結構原理圖,其中Q2與Q3組成輸入級差分對,在提供增益的同時提高共模抑制比,降低輸入級失調電壓。Ql0、Q11作用為跟隨器,提供了良好的輸入信號隔離。012為中問放大級,對初級放大信號進行進一步放大,增益可達60dB。其支路上的電流源為增益級提供偏置電流,并可作為Q12的負載,以得到盡量高的負載電阻,從而提高電壓增益。Q6、Q13作為推挽互補輸出。Q7與Rsc提供過流保護,可以在輸出電流過大時導通,保護輸出管不被燒毀。Cc為米勒電容,改善放大器的相位裕度。采用上述結構,通過線路及版圖優化,可獲得較低的功耗。
2 放大器電路的抗輻照設計
2.1 輻照對雙極晶體管的影響
雙極晶體管性能與非平衡少數載流子相關密切。輻照縮短少數載流子壽命,影響雙極器件特性,使得二極管正向壓降增大。總劑量輻照在雙極晶體管Si/Si02界而引起正電荷建立界而杰,使表而勢位增加,引起復合增加。平而雙極晶體管電離輻照的主要特征是增益下降。有實驗證明因Si/SiO2界而性能退化而使器件失效的總劑量約為體內位移損傷引起的失效總劑量的1/50。
2.2 SOI工藝對抗輻照的提升
SOI工藝采用介質隔離,與體硅技術相比具有寄生電容小、無閉鎖、抗輻照等一系列優勢。在SOI工藝中,源/漏端的PN結僅對應而向溝道的一個而,源/漏端與下方埋氧層都比較厚,因此SOI器件的寄生電容遠小于體硅器件的。
與體硅工藝相比,SOI工藝集成電路的抗輻照性能優勢主要體現在抗瞬態與抗單粒子方而。而在抗總劑量方而,由于SOI工藝是全介質隔離,可采用與雙極工藝不同的器件來進行設計,避開對總劑量敏感的器件。從而提高電路抗總劑量能力。
3 電路仿真值及實測值
本文設計的低功耗放大器主要參數的仿真值如下:
電源電流為1.2mA,開環增益為99dB,輸入失調電壓為O.OlmV,輸入失調電流為O.lnA,共模抑制比為76dB。滿足設計目標,并留有一定裕量。
對比雙極工藝制造的低功耗放大器,采用SOI工藝設計的放大器,經過線路優化以及器件的適當選擇,在抗總劑量方而有了明顯的提升。最終經過流片,低功耗運算放大器電路的測試值為輸入失調電壓-0.9mV,輸入失調電流0.9nA,共模抑制比為84.8dB,靜態電源電流為0.8mA,與仿真值接近,滿足設計目標值。
4 結論
本文介紹了一種低功耗放大器結構的設計,其輸入級采用電壓增益結構,可大幅提高輸入信號初級增益,中問級采用電壓增益結構,對電路進行進一步放大,輸出級使用電壓跟隨結構,可大幅提高電路電流驅動能力。該放大器采用SOI工藝,提高了抗輻照能力,可用于惡劣的軍事環境。
參考文獻
[1] zheng zhi, Non-depletion floating layer in SOl LDMOS for enhancing breakdown voltage and eliminating back-gate bias effect, Chin. Phys.B Vol. 22, No.4 (2013) 047701.
[2]Wei Li,Zhi Zheng, A novel P-channel SOI LDMOS structure with non- depletion potential-clamped layer, 017701.
[3]易清明,低功耗CMOS集成運算放大器的研究與設計[J].微電子學,Vol. 37, No.3, Jun, 2007.
[4]趙源,抗輻射模擬CMOS集成電路研究與設計[J],中國空間科學技術,2013 (03).endprint