電容在PCB電磁兼容設計中的選擇

王鍵　張宗寅　袁燕燕

摘 要：針對電氣設備降低電路或元件發射和接收有害射頻的能量，并滿足所需的電磁兼容水平的目的，必須恰當地選擇電容。文章主要從信號完整性方面討論了在PCB電磁兼容設計中整形電容、旁路和退耦電容、儲能電容的選擇依據與計算方法。通過工程實踐證明選擇電容的方法合適且參數精確，對PCB電磁兼容設計具有指導作用。

關鍵詞：電磁兼容；電容；信號整形；儲能；退耦；旁路

中圖分類號：TN406 文獻標志碼：A 文章編號：2095-2945（2018）04-0101-04

Abstract： For the purpose of reducing the energy of the circuit or component to transmit and receive harmful radio frequency （RF） and to meet the required level of EMC， the capacitance must be properly selected. This paper mainly discusses the selection basis and calculation method of shaping capacitance， bypass and decoupling capacitance and energy storage capacitance in PCB EMC design from the aspect of signal integrity. Through engineering practice， it is proved that the method of selecting capacitance is suitable and the parameters are accurate， which can guide the design of PCB EMC.

Keywords： electromagnetic compatibility； capacitance； signal shaping； energy storage； decoupling； bypass

引言

電磁兼容（EMC）是指電子和電氣系統、設備和裝置在其正常運行的電磁環境中，能按照預先的設計要求運行，正常運行中產生的電磁干擾在一定的安全范圍內，并對其運行環境中的電磁干擾具有一定的抗干擾性[1]。進行電磁兼容性設計的目標是保證設計的產品在預定的電磁環境下能夠正確可靠地操作和運行。特別是在現在ARM或FPGA等高速或高頻電路設計中電磁干擾的危害越來越大，因此，在PCB電磁兼容設計時電容的選擇至關重要。

1 電磁干擾的類型

電磁干擾（EMI）從本質上說就是缺乏電磁兼容性，是有害電磁能量由一個電子設備經輻射或傳導傳送到另一個電子設備的過程，在實際應用中特別一般是射頻（RF）信號的電磁干擾[2]。常見的電磁干擾主要分為電子系統在正常運行時自身產生的內部干擾和外部信號干擾。

內部干擾指信號在傳輸過程中由于元件之間的耦合、PCB板走線和元器件自身的寄生參數耦合引起，會使信號之間產生相互干擾、衰減和變形。外部干擾一般有周期性的信號產生的諧波引起或者電子設備本身的抗干擾度不夠引起。

對產品進行EMC設計時主要考慮干擾源五方面內容，即：頻譜范圍、幅度、時間、阻抗、尺度[3]。只要找到EMI問題的根源，在PCB設計時結合以上五方面就能搞清楚發生EMI問題的原因。在PCB設計時，由于電流總是沿一個或多個閉合回路流動，因此在電流和電壓兩者中更關注電流流動，電子設備要想實現預先設計的功能，就必須引導信號沿著設計好的電路流動，同時將干擾源和負載之間的線路設計成高阻抗路徑，將干擾源和地之間的路徑設計為低阻抗路徑，確保射頻干擾信號能對地短路，以便轉移干擾電流使之遠離負載或易受干擾電路。

2 電容的選擇

2.1 信號整形電容

電容能對PCB中各信號線上的差模信號整形。電容能改變信號邊沿變化速率，能使信號由邏輯狀態0向邏輯狀態1躍變的信號沿變得平緩。

圖1描述了時鐘信號切換速率變化的情形，在切換幅度不變的情況下，切換時間tr已經有很大改變，信號沿被延長或變慢是由電容的充放電引起的。關于切換時間的改變，圖2是電容的充放電方程，使用了未加負載的戴維南等效電路。驅動器或時鐘電路的內部電壓源是Vb，內部串聯電阻式Rs。用圖2中的公式可以計算出圖1中電容所引起的時間變化。

對信號邊沿躍變使用傅里葉分析，會發現此時減少了相當的RF能量，整體頻譜能量也有所下降，EMI性能得到改善[4]。在設計中還應注意，變緩的邊沿速率不應影響到元件正常工作性能。對信號整形所用電容值一般有兩種計算方法。根據特定諧振頻率可算出最優性能的電容值，實際應用中還應考慮到安裝元件的引腳電感、引線電感以及其他可能影響電容諧振頻率的寄生參數。在計算信號整形濾波電容之前，必須先確定戴維南等效網絡的阻抗。

方法1：使用式（1）來確定整形電容的最大值。已知時鐘信號的邊沿速率是：

使用電容調整信號邊沿跳變特性時，還應注意：如果變緩的邊沿速率在可接受的范圍內，一般使用計算值Cmax的三倍作為新的上限；要根據使用環境選用正確額定電壓及合適材質的電容；電容的精度在+80%/-0%的偏差對供電濾波可以接受，但對高頻信號則不可接受；安裝電容盡量使用最短引腳和最短引線；大容量電容會使信號過度失真，要注意電路是否因安裝了電容而影響其正常功能。

2.2 儲能電容

儲能電容作用是確保提供足夠穩定的直流電壓和電流，尤其是數字器件在最大容性負載狀態下同時傳送數據、地址和控制信號時，元件將此時瞬態電流送到所有輸出負載，每個負載都要消耗電流，負載數目越多通過驅動源的電流就越大。另外元件的邏輯狀態切換也會引起電源的電流波動，這種波動會導致電源電壓下跌并影響到其他元件。儲能電容為電路提供能量儲備，使電壓和電流維持在最佳穩定狀態。如圖3所示，在一塊PCB板中，均勻排列的容量較大的鉭電容保證了這塊PCB板上同一電壓的值保持不變。endprint

元件的直流供電不僅需要高頻退耦，而且也需要鉭介質儲能電容，用來降低射頻信號對電源的影響，每兩個集成電路和超大規模集成電路需要一個儲能電容，一般靠近供電連接器入口處，連接子板、外設及輔助電路的電源端子附近，大功率數字元件附近，離電源輸入端子最遠的位置，遠離電源輸入端子的元件高密度區域，時鐘電路附近，存儲器附近都需要放置儲能電容。儲能電容耐壓值一般為電源額定電壓的二倍，這樣可有效防止電壓波動時損毀電容器[5]。

式（3）可以用來計算所有電容所消耗的峰值沖擊電流，過多的儲能電容會拉動大量電流，增大供電壓力，并不是越多越好。在高速PCB設計時，選擇儲能電容還要考慮諧振、PCB布局、引腳電感、電源和地平面的影響。選擇儲能電容的一般步驟為：

（1）先估算電路板上的最大消耗電流（ΔI），必須考慮到當所有邏輯門同時切換時因邏輯交疊-傳導電流對電源波動帶來的影響。

（2）有電路的運行狀態計算出電路的最大電壓變化（ΔV），乘以安全系數留出余量。

2.3 退耦和旁路電容

旁路和退耦是指把能量從一個電路轉移到另一個電路，用于提高電路的供電質量。在PCB布線時要考慮電源和地平面及元件和內部電源連接面。退耦用來除去高頻元件進入電源分配網絡的射頻能量，保證元件引腳在接有最大容性負載的狀態下，同時切換邏輯電平時有足夠的動態電壓和電流，使電源一直處于低阻抗狀態，對抑制電路板上尖峰電流沖擊至關重要[6]，如圖4所示。旁路是將來自元件或電線耦合的無用射頻噪聲從一個區域移除，對于濾波和防止干擾進入敏感區域是不可缺少的，如圖5所示。

信號周期性切換的元件必須進行射頻退耦，用于防止切換能量沖擊灌入電源和地分配系統，如果不進行射頻退耦這些能量會以共模或者差模的形式傳播到其它電路。一般選用鉭電容和高頻陶瓷電容，正確的選擇退耦電容，要結合PCB的自諧振頻率，退耦電容的自諧振頻點必須高于需要抑制的時鐘諧波或開關頻率，對于信號沿速率小于2ns的電路，電容自諧振頻率一般選在10～30MHz之間。選擇旁路和退耦電容要根據邏輯器件和電路的時鐘速度計算儲電容量和放電頻率，電容值的大小根據電容所在電路的阻抗決定，在頻率低于自諧振頻率時，電容具有電容特性，高于自諧振頻點以后，因受引腳和引線的影響，電容開始表現出電感特性，電感特性削弱了電容的退耦，同時濾除電源和地之間射頻干擾的功能[7]，表1列出了兩種陶瓷電容的諧振頻率。

挑選和使用退耦電容時的另一個重要參數是引腳電感，SMT電容以其較低的引腳電感在高頻特性上優于通孔安裝電容，表2給出了一個15nH電感的阻抗幅頻特性。

表1和表2適用于選取帶有軸向或徑向引腳的電容，表面粘貼元件引腳電感小，自諧振頻率比普通元件高出約100倍，鋁電解電容不能用于高頻退耦，一般適用于電源子系統或電源線濾波；常用的0.1μF退耦電容的感性很強，無法提供50MHz一樣的充電電流。

3 PCB板中退耦和旁路電容的選擇

（1）電容的選擇要按照其產品設計手冊中的自諧振頻率為選擇基礎，使其滿足電子設備設計時鐘速率的需要和對噪聲信號的抑制。

（2）為了達到預期的退耦效果，在所需的頻率范圍內，要盡量多增加退耦電容，如圖6所示，22nF電容的有用阻抗的頻率范圍為6M～40MHz，為了避開其自諧振頻率11MHz左右的頻率段，必須在6M～40MHz的頻率范圍內盡量多的加電容已達到所需的退耦效果。

（3）為了減少寄生阻抗，一般在集成塊每個電源引腳的附近都要放置至少一個退耦電容。

（4）在同一個PCB板層上放置集成塊和旁路電容，圖7中過孔的附加阻抗幫助避免了噪聲向系統其余部分的擴散[9]。

4 結束語

恰當的選擇電容在PCB電磁兼容設計中相當重要，這樣可以節約成本、增強性能、提高可靠性，能達到產品設計的預期性能。以上電容的選擇方法是筆者多年PCB電磁兼容設計方法的總結，對PCB設計中滿足電磁兼容性有一定的指導意義。

參考文獻：

[1]Montrose.Printed Circuit Board Design Techniques For EMC Compliance[M].Piscataway，IEEE Press，2013，12.

[2]Johnson.High Speed Digital Design[M].Englewood Cliffs，Prentice Hall，2013.

[3]黃盛霖，姜海勛.混合印制電路板的電磁兼容設計[J].電子產品可靠性與環境試驗，2005（02）.

[4]朱玉堂，許力.變頻器的電磁兼容及抑制[J].機電工程，2005（05）.

[5]楊建華，劉承，舒曉武.電磁干擾在數字電路板設計中的研究[J].實驗室研究與探索，2003（02）.

[6]呂英華.信號完整性分析與實現[J].電氣技術，2007（02）.

[7]潘亞培，吳明贊，李竹.基于有限元法的高頻開關電源PCB電磁兼容設計與仿真[J].電子器件，2012（04）.

[8]祝秀波.電力系統二次設備PCB板抗干擾與信號完整性分析[D].華北電力大學，2011.

[9]張繼輝.淺談PCB基本設計和抗干擾設計要求[A].2009第十三屆全國可靠性物理學術討論會論文集[C].2009.

[10]吉虹鋼.電磁兼容輻射騷擾試驗中輔助裝置整改的研究與實踐[J].電子世界，2017（16）.endprint