基于嵌入式系統(tǒng)軟硬件聯(lián)合設計方法

唐鴻彬 蔣川湘 徐方云

摘要

探究嵌入式系統(tǒng)軟硬件聯(lián)合設計方法，能夠有效減少由于開發(fā)過程中設計錯誤帶來的不必要的浪費。本文首先加那以后介紹了軟硬件聯(lián)合設計的一般方法和軟硬件聯(lián)合設計方法的運用與發(fā)展，隨后以SOPC為例，探討了基于嵌入式系統(tǒng)軟硬件聯(lián)合設計開發(fā)的具體路徑，希望這些觀點能夠有效促進軟硬件協(xié)同設計的推廣和應用。

【關鍵詞】嵌入式系統(tǒng) 軟硬件聯(lián)合設計 網(wǎng)絡信息技術

軟硬件協(xié)同設計方法在嵌入式系統(tǒng)中的應用，能夠有效提高系統(tǒng)的開發(fā)效率，避免傳統(tǒng)設計由于軟件和硬件串行開發(fā)導致設計錯誤，提高系統(tǒng)運行的穩(wěn)定性和安全性。

1 軟硬件聯(lián)合設計

1.1 軟硬件聯(lián)合設計的一般方法

軟硬件聯(lián)合設計方法是指在軟硬件數(shù)字系統(tǒng)的設計過程中，基于并行設計和聯(lián)合設計理念，運用統(tǒng)一工具和表示方法對軟硬件的系統(tǒng)功能進行優(yōu)化配置，并對運行系統(tǒng)進行全局性設計驗證的新型設計方法，能夠有效縮短設計開發(fā)周期，節(jié)約系統(tǒng)運行成本和周期，提高系統(tǒng)的設計效率，該方法性能夠有效彌補傳統(tǒng)設計方式的缺陷，提高運行系統(tǒng)的抽象層次性，拓寬設計的輻射范圍。一般來所，軟硬件聯(lián)合設計的重要步驟可以劃分為：系統(tǒng)建模描述、軟硬件協(xié)同綜合以及軟硬件聯(lián)合仿真，其中，系統(tǒng)建模描述實質(zhì)上是利用網(wǎng)絡信息技術手段，完整描述數(shù)字系統(tǒng)的行為，以實現(xiàn)對系統(tǒng)功能的科學驗證和軟硬件的合理劃分;軟硬件協(xié)同綜合則包括了對軟硬調(diào)度、約束代碼生成、硬件以及接口的綜合，以促進對性能、成本、功耗等多方面的客觀評判和權(quán)衡，提高系統(tǒng)的設計效率;軟硬件聯(lián)合仿真則指的是在充分掌握軟硬件部分行為的基礎上，生成仿真環(huán)境和仿真數(shù)據(jù)，并對系統(tǒng)行為進行建模，以驗證系統(tǒng)的功能和性能。軟硬件聯(lián)合設計的流程圖如圖1所示。

1.2 軟硬件聯(lián)合設計方法的運用與發(fā)展

軟硬件聯(lián)合設計方法能夠有效滿足嵌入式系統(tǒng)的性能要求，提高系統(tǒng)設計的靈活性和實時性，軟硬件設計方法在到嵌入式系統(tǒng)中的應用具有一些獨特的特征。首先，在軟硬件的劃分上，除了最基本的模擬退火算法之外，還可以應用基于編譯器指導的方法、軟硬件流水線化、交互式劃分等方案;其次，商用組件的標準化和高度集成化也對嵌入式軟硬件聯(lián)合設計的發(fā)展產(chǎn)生了影響，隨著軟硬件組件的日益標準化，微處理器和微控制器呈現(xiàn)功能合并的趨勢，在嵌入式系統(tǒng)設計中，軟硬件劃分的粒度正在持續(xù)增長，對可移植代碼和標準的實時操作系統(tǒng)具有較大的依賴性，在系統(tǒng)設計上，更加注重接口設計和整體性能，設計空間具有較強的多樣性和靈活性。最后，在嵌入式系統(tǒng)設計中的“聯(lián)合”與“分散”方面，硬件聯(lián)合設計方法的聯(lián)合模擬技術和虛擬原型技術，確保了軟硬件設計的同步性，其聯(lián)合驗證技術的應用能夠有效提高系統(tǒng)的設計效率，減少成本消耗，為軟硬件建模、聯(lián)合模擬及評價構(gòu)建良好的開發(fā)環(huán)境。

2 基于嵌入式系統(tǒng)軟硬件聯(lián)合設計開發(fā)——以SOPC系統(tǒng)為例

2.1 系統(tǒng)任務描述

在SOPC嵌入式系統(tǒng)中應用軟硬件聯(lián)合設計，首要的是明確SOPC（System On aProgrammable Chip）是一種特殊的嵌入式系統(tǒng)，屬于片上系統(tǒng)（System-on-a-chip，SoC），其主要邏輯設計是在可編程邏輯器件內(nèi)部進行的，具有可裁減、可擴充、可升級等多種優(yōu)勢，依據(jù)該系統(tǒng)的性能和功能需求，需要對其進行建模操作，一般來說，SOPC系統(tǒng)的模型主要包括數(shù)據(jù)流圖模型、任務流圖模型、Petri網(wǎng)模型等，利用軟硬件聯(lián)合設計方法，解決系統(tǒng)的統(tǒng)一描述問題，需要采用特定的語言方式，編譯并映射成硬件描述語言和軟件實現(xiàn)語言，以促進軟硬件并行協(xié)同工作的落實。

2.2 系統(tǒng)軟硬件劃分

軟硬件聯(lián)合設計方法在軟硬件的劃分上具有一定的特殊性，落實對系統(tǒng)軟硬件的科學劃分，能夠充分發(fā)揮硬件處理的快速和軟件控制靈活的特點，促進系統(tǒng)功能的全面提升。當前，基于SOPC系統(tǒng)探索空間性質(zhì)，其主流的軟硬件聯(lián)合劃分算法為模擬退火算法和遺傳算法，模擬退火算法（Simulated Annealing，SA）是一種通用的優(yōu)化算法，強調(diào)在局部最優(yōu)解能概率性地跳出并最終趨于全局最優(yōu);遺傳算法（Genetic Algorithm，GA）則是用于解決最佳化的搜索算法，其主要特點是能夠直接對結(jié)構(gòu)對象進行操作，具備內(nèi)在的隱并行性和卓越的全局尋優(yōu)能力，能自動獲取和指導優(yōu)化的搜索空間，兩種算法的有機結(jié)合能夠有效降低軟硬件成本，減少功耗需求，提高系統(tǒng)運行性能。

2.3 軟硬件協(xié)同綜合

在軟硬件劃分完成以后，需要對軟件系統(tǒng)和硬件系統(tǒng)進行綜合，其操作流程為，首先，要優(yōu)化系統(tǒng)功能單元的分配，篩選適宜SOPC嵌入式系統(tǒng)的處理器、數(shù)字信號處理（DigitalSignal Processing，DSP）以及特定硬件的體系結(jié)構(gòu)級別的組件;其次，要對系統(tǒng)任務進行指派，配置硬件處理單元和處理器應用軟件各自的功能，保障功能配置的協(xié)調(diào)性和匹配性;最后，要落實對系統(tǒng)任務的調(diào)度，規(guī)定處理單元任務的開始時間和執(zhí)行順序，整個流程的操作目的是為了將劃分完成的軟硬件結(jié)構(gòu)描述轉(zhuǎn)換成為可以綜合的硬件描述和可以編譯的軟件程序，即，Verilog HDL（硬件模塊）和C（軟件模塊）。

2.4 軟硬件聯(lián)合仿真

軟硬件聯(lián)合仿真是通過模擬軟硬件之間的相互作用，實現(xiàn)對SOPC嵌入式系統(tǒng)整體性能的評估，以驗證系統(tǒng)設計是否滿足用戶的性能要求，其仿真驗證可以分為系統(tǒng)級仿真、行為級仿真、暫存器轉(zhuǎn)移層次（Register Transfer Level，RTL）以及門級仿真。典型的軟硬件協(xié)同仿真一般是在復雜可編程邏輯器件（Complex Programmable 10GicDevice，CPUD）或現(xiàn)場可編程門陣列（Field-Programmable Gate Array，F(xiàn)PGA）的開發(fā)環(huán)境下進行的，其常用的設計工具為：Altera公司的Quartus Ⅱ、SOPC Builde、NiosⅡ IDE、Cadence Virtual Component Co design（VCC）以及System C。

3 結(jié)論

綜上所述，從宏觀的角度整體把握系統(tǒng)的設計，落實軟硬件聯(lián)合設計方法的應用，能夠強化軟硬件之間的并行性，實現(xiàn)對功能模塊的折衷分配，促進系統(tǒng)最優(yōu)化理論狀態(tài)的達成。

參考文獻

[1]周哲照.嵌入式系統(tǒng)軟硬件協(xié)調(diào)設計環(huán)境構(gòu)造與實現(xiàn)方法[J].無線互聯(lián)科技，2018，15（12）：52-53.

[2]陳銳，門永平，楊文強，丁宗杰.基于UVM的FPGA軟硬件聯(lián)合仿真驗證技術研究[J].空間電子技術，2017，14（01）：38-42.