基于QuartusII平臺的數字系統設計

作者/吳亮亮，同濟大學軟件學院

文章摘要：本文概述了QuartusII平臺技術系統，并基于QuartusII軟件平臺為背景設計數字電子鐘系統，數字系統能夠在液晶屏幕上呈現時間：小時、分，且能夠通過設定開關制定數字時間的調整及計時等相關功能

?

基于QuartusII平臺的數字系統設計

作者/吳亮亮，同濟大學軟件學院

文章摘要：本文概述了QuartusII平臺技術系統，并基于QuartusII軟件平臺為背景設計數字電子鐘系統，數字系統能夠在液晶屏幕上呈現時間：小時、分，且能夠通過設定開關制定數字時間的調整及計時等相關功能

關鍵詞：QuartusII開發軟件；DDS；數字系統

引言

QuartusII屬第四代PLD（即programmable logic device），該平臺軟件在過去的MAX+PLUSII軟件功能之外，還增設了全新的軟件功能及FPGA器件。一般來說，QuartusII平臺軟件為使用者給予了和結構毫無關系的全集成化環境，把軟件布局、軟件布線以及軟件系統的驗證都全部放入到一個無縫環境中，使設計人員可以非常便捷方便地對PLD產品實現設計輸入、編譯以及器件編程下載。

1.QuartusII平臺技術系統概述

QuartusII平臺匯集了包括概念設計、算法開發、建模仿真等集成環境[1]，是一款綜合形成非常強的開發軟件，能夠很好地實現自設計輸入至硬件配置的完整PLD設計方法及步驟流程，是能夠在一個相對單一的特定設計空間內，給予一系列綜合、完善和校檢的軟件工具，功能非常強勁。從外形上來說，QuartusII和MAX+PLUSII軟件功能大體一樣，但其具備更為出色的性能與設計手段，可以對CPLD、EPGA展開系統設計。

QuartusII平臺技術系統在完成設計之后，能夠通過計算機對系統開展一整套的整體測試，這對加強硬件系統設計的環境有著積極的意義。

2.基于QuartusII平臺的系統設計

■2.1DDS設計

DDS模塊作用調制階段，形成頻率隨調制信號規律改變的正弦波幅值信號是FSK調制信號輸出，在解調過程中，一齊形成指定中心頻率的正弦波、余弦波幅值信號，并且于FSK數字正交解調中用于混頻。

設計的DDS由相位累加器、相位加法器、波形存儲器ROM、數字乘法器、數/模轉換器(DAC)和低通濾波器((Low-pass filter))構成。其中相位累加器、相位加法器、波形存儲器ROM和數字乘法器組成數控振蕩器NCO，可由FPGA完成NCO功能設計，FPGA芯片外的數/模轉換器(DAC)和低通濾波器(LPF)。

DDS設計中子模塊設計的相位累加器基本是由N=14位加法器和N=14位寄存器級聯組成，涵括了2-1數據選擇器，在數字時鐘系統脈沖sys_clk的主導之下，完成了相位累加功能。而相位加法器字為N=14，假如相位控制字phase_set從0變成S，phase和相位控制字P相加之和輸出給波形存儲器，會使得輸出幅度信號值的相位增加S//2N=14，最終使輸出信號出現相移。波形存儲器通過相位累加器輸出，和相phase_set相加后數據是其取樣地址，取樣地址對應波形相位，按照所輸取樣地址尋找存儲單元內波形的抽樣幅值，實現幅值轉換。

通過DDS設計完成FSK頻率調制，能夠非常輕松的實現多種數字調制。頻率調制能夠利用改變頻率控制字K來完成，相位調制可以通過改變phase_set完成，幅度調制可以通過改變幅度控制字A完成。

■2.2編譯設計

QuartusII平臺的編譯器是通過一整套復雜的處理模塊所構建而成，而此類模塊主要功能為給系統設計提供項目檢驗、邏輯綜合、結構綜合的目的[2]，把系統設計項目適配運用到FPGA/CP LD目標器件例，且形成多個用途的輸出文件，例如時序仿真等。

在QuartusII窗口中，打開工程clock14，選擇需要用到的器件系列和型號并編譯，并生成圖形塊符號。

根據上述編譯設計方法組成數字電子鐘的全部源文件，且各自形成圖形塊符號，之后再選擇圖形編輯器通過這些圖形塊符號構成數字電子鐘的頂層文件。contrullcount模塊涵蓋了數字電子鐘的秒、分、時計數電路和校時電路，把頂層文設計成為需編譯的文件，選擇器件系列和類型，并對頂層文件實施編譯，完成后進行仿真。

■2.3功能仿真

制定仿真時鐘，分別用于形成FSK信號的調制器，時鐘頻率為sys_clk=63.92MHz以及工作時鐘sys_clkx2=127.84MHz 。對調制器功能展開對應設的置，從而形成FSK信號；信號rx_ en賦值為‘1’，同時控制拉低reset信號展開復位，300ns提升reset信號，啟動調制器產生FSK信號，啟動解調器開始接收信號輸入進行解調。在調制器信號輸入端，輸入信號“10100110”，利用信號“fsk_sig”將其傳輸給解調器進行解調，觀察Modelsim仿真波形。分析仿真波形，

觀察輸出的仿真結果，驗證解調器能否正確解調，功能有沒有達到設計的要求。仿真屬于對整個平臺設計項目實施整體性的全面測試行為，效驗設計項目功能時序的特性，確保所完成的設計硬件功能和最初的設計目標保持一致。仿真設計能夠分成功能仿真與時序仿真兩種。

通過仿真結果能夠得知，在稍微延時后，dataout_fsk波形和test_data_s相同，體現出解調器正確地解調恢復出原數字基帶信號。對解調器實施功能仿真，利用對仿真結果仔細檢查研究能夠檢測解調器正確地解調接收輸入FSK信號，恢復出原來的調制信號信息。在編譯與仿真結束后，可對器件展開編程設計，平臺軟件中的A ssembler模塊能夠自動地把適配過程中的器件邏輯單元與引腳分配信息改變成為編程圖像，以通過目標器件的編程器對象文件的辦法得以保存。

■2.4調制器設計

調制器設計原理為首先擇取合適的調制波形函數對數字基帶信號實施調制，利用更改頻率控制字K，讓DDS合成輸出的信號瞬時頻率根據調制信號的規律變化。調制器由同步器、升余弦滾降濾波器、信號輸出模塊及DDS模塊構成。FPGA接收以115.2Kbit/s速率傳輸的數字基帶信號(信號tx_ data ＞輸入，由于數字基帶信號與FPGA內部時鐘異步，因此需要先將數字基帶信號經過同步器，使數字基帶信號與工作時鐘sys_clk同步。調制器的子模塊設計其重點是給同步器與升余弦滾降濾波器設計，信號輸出模塊僅為對CPFSK信號控制輸出，機理相對而言比較簡單。

3.結束語

綜上所述，伴隨著國內微電子技術與計算機技術的迅猛發展，PCL的技術應用規模也日益龐大，一眾EDA開發軟件的功能設計也趨近于完善。其中，EDA的開發軟件Quartus II也正在逐步升級中，該平臺軟件所可供支持的器件非常廣、界面友好、設計便捷，已然成為設計數字系統中強有力的工具之一。

【參考文獻】

＊[1]梁遠博.一種基于QuartusII軟件平臺的電子鐘實現[J].科技創新導報,2011,13(06):68.

＊[2]諸葉,張福洪,方洪燦.基于改進型Q矩陣LDPC編碼的硬件實現[J].電子技術應用,2012,11(01):57—59+63.

＊[3]于海濤，王玉松.電子技術課程設計中引入EDA技術探討 [J].實驗科學與技術，2008,8