基于門替換技術(shù)的電路老化檢測預(yù)防系統(tǒng)設(shè)計與實現(xiàn)

周瑞云+梁華國+易茂祥

摘 要： 采用傳統(tǒng)檢測系統(tǒng)存在電路老化數(shù)據(jù)收集不準(zhǔn)確、檢測效果差等問題，為了解決該問題，設(shè)計了基于門替換技術(shù)的電路老化檢測預(yù)防系統(tǒng)。根據(jù)電路老化檢測預(yù)防原理，架構(gòu)系統(tǒng)硬件結(jié)構(gòu)框圖，并對傳感器和即壓控振蕩器電路進(jìn)行設(shè)計；利用等精度測量原理選取最優(yōu)輸入控制向量、設(shè)置路徑保護(hù)、識別關(guān)鍵門、設(shè)計緩解老化電路；將傳統(tǒng)系統(tǒng)與本文系統(tǒng)的檢測預(yù)防效果進(jìn)行對比實驗，由實驗結(jié)果可知，該系統(tǒng)對電路老化數(shù)據(jù)收集準(zhǔn)確，且檢測預(yù)防效果較好。

關(guān)鍵詞： 門替換技術(shù)； 電路老化； 檢測； 預(yù)防； 最優(yōu)控制向量； 識別； 等精度測量

中圖分類號： TN710?34； TP331 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2018）05?0120?04

Abstract： The traditional detection system has the problems of inaccurate data collection of circuit aging and poor detection effect. In order to solve these problems， a circuit aging detection and prevention system based on gate replacement technology is designed. According to the detection and prevention principles of the circuit aging， the structure diagram of the system hardware was established， and the sensor and voltage?controlled oscillator circuit were designed. The principle of equal precision measurement is used to select the optimal input control vector， set the path protection， identify the key gates， and design the circuit for aging alleviation. The contrast experiment was performed for the prevention and detection of the traditional system and proposed system. The experimental results show that the system has accurate data collection for circuit aging， and perfect detection and prevention effects.

Keywords： gate replacement technology； circuit aging； detection； prevention； optimal control vector； recognition； equal precision measurement

0 引 言

NBTI效應(yīng)指的是一系列電學(xué)參數(shù)退化過程，具有可逆性，該效應(yīng)產(chǎn)生的原因主要是由于硅?氧化層出現(xiàn)塌陷，促使電荷被氧化[1]。一般情況下，該效應(yīng)發(fā)生在PMOS管中，如果器件柵極處是負(fù)電壓，那么電流輸出值將會持續(xù)減小，閾值電壓絕對值將會不斷增加，進(jìn)而出現(xiàn)時延，緩解NBTI引起的電路老化問題，提高電路生命周期的可靠性是十分重要的[2]。低耗能集成電路設(shè)計是重要指標(biāo)之一，其待機(jī)技術(shù)是設(shè)計電路關(guān)鍵所在，在待機(jī)狀態(tài)下，電路模塊具有活動和待機(jī)兩種模式，影響電路時延可能是由于PMOS長期處于NBTI效應(yīng)下引起的，如果影響嚴(yán)重，將會加速電路老化。

緩解電路老化技術(shù)采用輸入向量控制方式，對時延施加向量，根據(jù)電路老化檢測預(yù)防原理架構(gòu)系統(tǒng)硬件結(jié)構(gòu)框圖；利用等精度測量原理完成緩解老化電路軟件功能設(shè)計。通過將傳統(tǒng)系統(tǒng)與本文系統(tǒng)結(jié)果對比可知，本文系統(tǒng)對老化檢測預(yù)防效果較好，可有效緩解電路老化。

1 電路老化檢測預(yù)防系統(tǒng)設(shè)計

NBTI效應(yīng)主要表現(xiàn)為受壓狀態(tài)和恢復(fù)狀態(tài)兩種狀態(tài)。當(dāng)PMOS管中出現(xiàn)負(fù)偏置情況時，需觀察Si?H鍵是否斷裂，正常情況下，如果出現(xiàn)該狀況，說明Si?H之間的化學(xué)鍵已經(jīng)斷裂，由此電路中將產(chǎn)生帶正電的離子，并且隨著時間增加，該離子將快速增加[3]。由于PMOS長期處于受壓狀態(tài)下，導(dǎo)致關(guān)鍵門傳輸出現(xiàn)時延，而對PMOS管進(jìn)行反向電力場作用，可將游離部分H原子與Si原子重新結(jié)合，進(jìn)而形成Si?H鍵，彌補之前發(fā)生斷裂的Si?H鍵。電路中帶正電離子逐漸減少，并且在該階段閾值電壓恢復(fù)到正常狀態(tài)，引起電路時延問題得到緩解。

1.1 系統(tǒng)硬件設(shè)計

系統(tǒng)硬件部分的設(shè)計主要是由控制處理器、總線控制器、激勵信號模塊和響應(yīng)模塊組成，如圖1所示。

1.1.1 傳感器設(shè)計

傳感器的設(shè)計是由兩個結(jié)構(gòu)完全相同的即壓控振蕩器組成，如圖2所示。

由圖2可知，該傳感器的設(shè)計采用的是未經(jīng)過老化的即壓控振蕩器作為基礎(chǔ)電路進(jìn)行的。電路老化引起的參數(shù)偏差中的即壓控振蕩器電路可作為已經(jīng)產(chǎn)生老化的電路，通過激勵信號模塊獲取輸出信號，經(jīng)過響應(yīng)模塊可獲取老化數(shù)據(jù)[4]。將兩個電路設(shè)計為“鄰路”模式，可消除對老化電路預(yù)防檢測結(jié)果產(chǎn)生誤差，進(jìn)而提高數(shù)據(jù)檢測精準(zhǔn)度。

1.1.2 即壓控振蕩器電路設(shè)計

即壓控振蕩器由延遲統(tǒng)計表、電平轉(zhuǎn)換器、周期矯正器、寄存器和反相器組成，而對于該模塊內(nèi)部電路的設(shè)計如圖3所示。endprint

由圖3可知，電路所產(chǎn)生的頻率具有兩個，分別是基準(zhǔn)頻率和老化頻率。將基準(zhǔn)頻率作為參考，而老化頻率作為測試階段連接的兩種電壓，分別進(jìn)行測試，通過記錄參數(shù)變化，與基準(zhǔn)頻率進(jìn)行對比，進(jìn)而達(dá)到檢測目的[3]。

1.2 系統(tǒng)軟件功能設(shè)計

系統(tǒng)軟件功能設(shè)計需對電路老化精準(zhǔn)度檢測原理進(jìn)行分析[5]。設(shè)置一個“門控”和一個“閘門”，分別代表計數(shù)開啟和計數(shù)關(guān)閉，閘門設(shè)計可由“與”門邏輯控制電路實現(xiàn)，如圖4所示。

由圖4可獲取精準(zhǔn)電路老化頻率，采用門控信號對計數(shù)器進(jìn)行雙重控制，進(jìn)而提高電路老化測量精準(zhǔn)度。

1.2.1 最優(yōu)輸入控制向量選取

針對輸入向量選取是對電路老化緩解最有效的措施之一，當(dāng)選取輸入向量時，采用目標(biāo)函數(shù)為：

式中：為電路老化時延大小；為電路損耗功率；和為權(quán)值大小，主要負(fù)責(zé)電路老化和損耗功率的平衡。當(dāng)為0時，優(yōu)化目標(biāo)僅對NBTI進(jìn)行老化緩解，進(jìn)而選取出滿足最小老化時延控制向量[6]。

針對電路中的邏輯門，如果輸入引腳被設(shè)置為邏輯1，那么可定義該引腳為可防護(hù)引腳，反之為不可防護(hù)引腳，如圖5所示。

由圖5可知，G3和G4連接的輸入引腳為可防護(hù)引腳，而G3與G2連接的輸入引腳為不可防護(hù)引腳。根據(jù)上述引腳設(shè)置，減小附加面積時延開銷，選取最優(yōu)輸入控制向量：設(shè)有個備選控制向量集合對電路中施加個輸入控制向量，根據(jù)施加的向量計算電路中關(guān)鍵門集合引腳數(shù)目，進(jìn)而選取最優(yōu)輸入向量[7]。

1.2.2 保護(hù)路徑與關(guān)鍵門識別

針對電路老化預(yù)測，通過對電路逐級分析與識別，可影響時延特性，識別基本流程如圖6所示。

根據(jù)圖6識別基本流程，首先需讀取電路文件，對時序展開分析，由此可獲取重要路徑集合；然后根據(jù)NBTI模型計算既定生命周期內(nèi)電路時延[8]。

1.2.3 緩解電路老化設(shè)計

如果電路處于待機(jī)狀態(tài)下，需通過靜態(tài)效應(yīng)選取最優(yōu)控制向量，通過電路節(jié)點邏輯值大小來控制整個系統(tǒng)仿真模擬，由此可獲取內(nèi)部不同門受壓情況。

經(jīng)過上述輸入最優(yōu)控制向量和關(guān)鍵門識別，可對所有關(guān)鍵門進(jìn)行引腳輸入，進(jìn)一步增強電路老化預(yù)防，為此，設(shè)計協(xié)同緩解電路老化具體措施如下所示：

1） 在基準(zhǔn)電路中設(shè)置關(guān)鍵門可防護(hù)引腳和關(guān)鍵門不可防護(hù)引腳集合為空集。根據(jù)圖6設(shè)計的識別流程能夠獲取關(guān)鍵門數(shù)值集合。以該集合為基礎(chǔ)，對輸入引腳進(jìn)行設(shè)計，如果引腳表現(xiàn)為可防護(hù)狀態(tài)，需將該引腳列入其中，否則，將棄掉；

2） 根據(jù)上述讀取的電路數(shù)值，隨機(jī)生成向量作為輸入基礎(chǔ)向量，分析鏈路內(nèi)部結(jié)構(gòu)數(shù)值大小，由此完成關(guān)鍵門引腳數(shù)量統(tǒng)計；

3） 獲取最優(yōu)輸入控制向量大小；

4） 如果關(guān)鍵門可防護(hù)引腳集合為空集，那么需轉(zhuǎn)到步驟5）；如果不是空集，則需選擇一個引腳作為邏輯數(shù)據(jù)，尋找引腳驅(qū)動門，由此可獲取需要執(zhí)行的替換門，并列入集合之中；

5） 如果電路中邏輯門集合為空集，那么繼續(xù)執(zhí)行步驟6）；如果不是空集，則需對所有項目集進(jìn)行逐個替換，轉(zhuǎn)換為實施門；

6） 針對電路最優(yōu)控制向量輸入端需執(zhí)行門替換技術(shù)，并分別對電路老化前后與實施技術(shù)之后電路老化前后進(jìn)行計算，由此準(zhǔn)確獲取電路時延值，側(cè)面反映出電路老化程度[9]。

2 實 驗

為了驗證基于門替換技術(shù)的電路老化檢測預(yù)防系統(tǒng)設(shè)計的合理性進(jìn)行了如下實驗。

2.1 實驗條件設(shè)置

在實驗過程中，采用C++語言來實現(xiàn)系統(tǒng)設(shè)計門替換方法，使用的電路是以45 nm為基準(zhǔn)單元庫的開放型基準(zhǔn)組合電路；采用設(shè)計編輯器對綜合電路文件進(jìn)行編輯，此時電路值包含一個反相器和輸入與非門和非門等，可直接收集45 nm的標(biāo)準(zhǔn)數(shù)據(jù)。設(shè)置實驗溫度為378 K，遠(yuǎn)程訪問服務(wù)占空比為0.5，服務(wù)周期為10年。

2.2 實驗過程

對于門替換技術(shù)電路老化檢測，設(shè)為貢獻(xiàn)效率，如果貢獻(xiàn)效率越大，那么說明門替換緩解NBTI效應(yīng)所造成的電路老化程度就越嚴(yán)重，門替換效果越好。貢獻(xiàn)效率的計算公式如下所示：

式中：為門替換后老化路徑最大時延值；為門替換前電路老化前路徑最大時延值；為門替換前老化路徑最大時延值。使用45 nm工藝邏輯門固有時延值如表1所示。

2.3 實驗結(jié)果與分析

對于基準(zhǔn)電路所選取的最優(yōu)控制向量獲取的關(guān)鍵門引腳信息如表2所示。

由表2可知：對于5個基準(zhǔn)電路，在關(guān)鍵門引腳中，平均有58.41%可防護(hù)引腳和38.79%不可防護(hù)引腳；而在邏輯門引腳中，平均有65.51%可防護(hù)引腳和54.94%不可防護(hù)引腳。

分別采用傳統(tǒng)系統(tǒng)和本文系統(tǒng)選取最優(yōu)輸入控制向量，在門替換技術(shù)應(yīng)用前后分別對5個基準(zhǔn)電路施壓，電路經(jīng)過多年電路老化所引起的時延增量如表3所示。

根據(jù)表3中電路老化時延增量，將傳統(tǒng)系統(tǒng)與本文系統(tǒng)繪制成對比折線，如圖7所示。

由圖7可知：當(dāng)電路為A499時，采用本文系統(tǒng)比傳統(tǒng)系統(tǒng)時延增加0.01；當(dāng)電路為A880時，采用本文系統(tǒng)比傳統(tǒng)系統(tǒng)時延增加0.06；當(dāng)電路為A1901時，采用本文系統(tǒng)比傳統(tǒng)系統(tǒng)時延增加0.03；當(dāng)電路為A2670時，采用本文系統(tǒng)比傳統(tǒng)系統(tǒng)時延增加0.10。而當(dāng)電路為A7332時，采用傳統(tǒng)系統(tǒng)比本文系統(tǒng)時延增加0.02。

2.4 實驗結(jié)論

根據(jù)上述實驗內(nèi)容可知，基于門替換技術(shù)的電路老化檢測預(yù)防系統(tǒng)設(shè)計是合理的。采用5個基準(zhǔn)電路同時施壓，通過對比傳統(tǒng)系統(tǒng)與本文系統(tǒng)時延增量結(jié)果可知，傳統(tǒng)系統(tǒng)只有在電路為A7332時，時延增量比本文多0.02，剩下電路均小于本文時延增量。由此可知，采用門替換技術(shù)對電路老化檢測預(yù)防效果較好。

3 結(jié) 語endprint

針對采用門替換技術(shù)選取最優(yōu)輸入控制向量可緩解電路老化效果分析，結(jié)合關(guān)鍵門和邏輯門輸入引腳所產(chǎn)生的影響，將傳統(tǒng)系統(tǒng)與本文系統(tǒng)對電路老化預(yù)防檢測效果進(jìn)行對比，通過實驗結(jié)果可知，本文系統(tǒng)對電路老化檢測預(yù)防效果較好，可更好地發(fā)揮技術(shù)協(xié)同優(yōu)勢。

參考文獻(xiàn)

[1] 易茂祥，朱炯，張桂茂，等.協(xié)同輸入向量控制與門替換技術(shù)緩解電路NBTI老化[J].計算機(jī)輔助設(shè)計與圖形學(xué)學(xué)報，2016，28（10）：1796?1802.

YI Maoxiang， ZHU Jiong， ZHANG Guimao， et al. Mitigating NBTI?induced circuit aging by collaboration between input vector control and gate replacement [J]. Journal of computer?aided design & computer graphics， 2016， 28（10）： 1796?1802.

[2] 朱炯，易茂祥，張姚，等.應(yīng)用基于雙權(quán)值的門替換方法緩解電路老化[J].應(yīng)用科學(xué)學(xué)報，2017，35（2）：171?180.

ZHU Jiong， YI Maoxiang， ZHANG Yao， et al. Applying gate replacement technique based on double weights to mitigate circuit aging [J]. Journal of applied sciences， 2017， 35（2）： 171?180.

[3] 范磊，梁華國，易茂祥，等.電路抗老化設(shè)計中基于門優(yōu)先的關(guān)鍵門定位方法[J].微電子學(xué)，2017，47（2）：258?263.

FAN Lei， LIANG Huaguo， YI Maoxiang， et al. A method to identify critical gates by prioritizing logic gates under circuit anti?aging design [J]. Microelectronics， 2017， 47（2）： 258?263.

[4] 朱炯，易茂祥，張姚，等.緩解電路NBTI效應(yīng)的改進(jìn)門替換技術(shù)[J].電子測量與儀器學(xué)報，2016，30（7）：1029?1036.

ZHU Jiong， YI Maoxiang， ZHANG Yao， et al. Improved gate replacement technique for mitigating circuit NBTI effect [J]. Journal of electronic measurement and instrumentation， 2016， 30（7）： 1029?1036.

[5] 潘慧峰.基于FPGA的集成電路測試系統(tǒng)設(shè)計探討[J].電子測試，2017（22）：26?27.

PAN Huifeng. Design of integrated circuit testing system based on FPGA [J]. Electronic test， 2017（22）： 26?27.

[6] 梁麗勤，徐天運，張寶健，等.基于黑匣子的門電路邏輯功能測試實驗設(shè)計[J].實驗技術(shù)與管理，2017，34（3）：173?175.

LIANG Liqin， XU Tianyun， ZHANG Baojian， et al. Experimental design of logic function test of gate circuit based on black box [J]. Experimental technology and management， 2017， 34（3）： 173?175.

[7] 馬健喆，魏巍.基于AT89C51單片機(jī)的紅外線門控系統(tǒng)的設(shè)計[J].電腦知識與技術(shù)，2017，13（24）：232?234.

MA Jianzhe， WEI Wei. Design of infrared gate control system based on AT89C51 microcontroller [J]. Computer knowledge and technology， 2017， 13（24）： 232?234.

[8] 孫宇，郭靖，朱磊.基于排序網(wǎng)絡(luò)的大數(shù)邏輯門電路設(shè)計[J].微電子學(xué)與計算機(jī)，2016，33（6）：123?125.

SUN Yu， GUO Jing， ZHU Lei. Design of majority logic gate circuitry based on sorting networks [J]. Microelectronics & computer， 2016， 33（6）： 123?125.

[9] JIANG Li， WU Yiqun. The design of combinational logic circuits based on the traffic fault alarm system [J]. Electronic test， 2017， 19（2）： 37?38.endprint