一種應用于高精度數模轉換器的LVDS信號接收器的設計

戈益堅+徐靜

【摘 要】LVDS信號是一種低功耗、高速度的信號傳輸技術，其具備低功耗以及低噪聲的優良特性，非常適合作為高精度數模轉換器的輸入信號。本文介紹了一款高精度數模轉換器內部的LVDS信號接收器電路，分別介紹了信號接收器的預放大器、電壓比較器、整形緩沖器電路的設計，并對系統整體進行了功能性驗證。

【關鍵詞】LVDS信號；共模抑制比；差分放大器

中圖分類號： TN792 文獻標識碼： A 文章編號： 2095-2457（2017）35-0086-002

An LVDS Signal Receiver Designed for High Precision Digital Analog Converter.

GE Yi-Jian XU Jing

（Jiangsu Information Vocational and Technical College，Wuxi Jiangsu 214153，China）

【Abstract】LVDS signal is a kind of low-power， high-speed signal transmission technology. It has the characteristics of low power consumption and low noise and is very suitable for the input signal of high-precision digital-to-analog converter. This paper introduces a LVDS signal receiver circuit inside a high precision digital-to-analog converter， introduces the design of signal receiver pre-amplifier， voltage comparator， shaping buffer circuit， and the functional verification of the whole system.

【Key words】LVDS signal；Common mode rejection ratio；Differential amplifier

1 LVDS信號

傳統的高速數字采集系統的信號一般采用LVTTL信號，LVTTL信號在傳輸過程中存在信號傳輸速度慢、誤碼率高、抗串擾能力弱、功耗較高等缺陷，為了克服這一系列的缺陷，研究人員開始研發新一代的低電壓差分信號傳輸標準，LVDS（Low-Voltage Differential Signaling）信號標準應運而生。LVDS信號標準是由美國國家半導體公司（National Semiconductor）提出的一種低功耗、高速度的信號傳輸技術，LVDS信號一般采用1.2V的偏置電壓作為基準，提供較低的電壓擺幅（一般為350mV）以及較低的低的驅動電流（一般為3.5mA），在一對線路上傳輸差分信號，其最高傳輸速率可達3.1Gbps，同時由于其低電壓擺幅以及低驅動電流的特性，使其具備低功耗以及低噪聲的特性。由于LVDS信號具備以上的優點，所以非常適合作為高速高精度數模轉換器的輸入數字信號標準。

2 LVDS信號接收器電路設計

LVDS低壓差分信號經過數模轉換器芯片內部集成的LVDS信號接收器處理后轉換為CMOS數字信號，供后續電路模塊進行處理。LVDS信號接收器電路由預放大器、電壓比較器、整形緩沖器三個模塊構成，基于CSMC 0.18um CMOS工藝所設計的LVDS信號接收器電路如圖1所示。

LVDS輸入信號首先加在由P1、P3、P3、M1、M2、M3、M4這七個MOS管所構成的與放大器電路的輸入端DATA_P、DATA_N兩端，該運算大器電路采用的是一種Lee負載的差分放大電路結構，其中P1為一個PMOS電流源，當柵極電壓V_BIAS為0時，可以為差分放大器提供1mA的輸出電流。M1、M2、M3、M4這4個NMOS管構成了一個LEE負載結構，這4個MOS管負載均采用二極管接法，二極管接法的MOS管的小信號等效電阻阻值為

req=■（2）

根據以上模型，當輸入信號為差模小信號時，得到LVDS接口電路預放大器電路的差模小信號等效電路模型如圖4所示。

圖2中，vid/2為輸入差模小信號，gmP2為P2管的跨導，roP2為P2管的小信號等效內阻，gmM1、gmM2分別為M1、M2管的跨導，roM1、roM2分別為M1、M2管的小信號等效內阻。vod/2為差模輸出信號。可以計算出當輸入信號為差模小信號時，LVDS預放大器的差模輸出信號的表達式為：

■=g■·■（3）

因為M1管與M2管的設計參數完全一致，所以可得：

gmM1=gmM2（4）

roM1=roM2（5）

將式（4）、（5）代入式（3）可得LVDS預放大器的差模小信號增益Avd為：

Avd=■=■（6）

當輸入信號為共模小信號時，得到LVDS接口電路預放大器電路的小信號等效電路模型如圖5所示。

圖3中，roP1為P1管的交流小信號等效電阻，vic為共模輸入小信號，voc為共模輸出小信號?？梢杂嬎愠霎斴斎胄盘枮楣材Ｐ⌒盘枙r，LVDS預放大器的共模輸出信號的表達式為：

voc=■（7）

將式（3-4）、（3-5）代入式（3-7），可得

voc=■（8）

LVDS預放大器的共模小信號增益Avc為：

Avc=■=■（9）

由式（6）、（9）可以計算出LVDS預放大器的共模抑制比（Common Mode Rejection Ratio，CMRR）的表達式為：

CMRR=■=■（10）

而傳統的電流鏡負載結構的差分放大器該的共模抑制比的表達式為；

CMRR=■=（1+2gmProP1）gmN（roP||roN）（11）

式（11）中，gmP為PMOS管P2、P3的跨導，gmN為NMOS管M1、M2的跨導，roP為PMOS管的小信號等效電阻，roN為NMOS管的小信號等效電阻。

將式（10）與式（11）對比可以發現，采用Lee負載結構所設計的預放大器的共模抑制比比采用電流鏡負載的差分放大器大一個數量級，從而對LVDS信號輸入端的共模噪聲有更好地抑制作用。

輸入信號經過預放大器的放大之后雙端口輸出至由P4、P5、M5、M6這四個MOS管構成的電壓比較器，電壓比較器電路主要實現以下三個功能：

（1）將預放大器雙端口輸出的信號進一步放大，提升電壓比較器的比較精度；

（2）將雙端輸入信號轉成單端輸出信號；

（3）將輸出最大電平從3.3V轉換為1.8V；

由于電壓比較器輸出的信號波形的擺幅、上升沿下降沿的陡峭程度還不能達到CMOS數字信號的要求，所以需要在電壓比較器的輸出端接一個又兩級CMOS反相器構成的整形緩沖器，由于CMOS反相器可以將輸入端緩慢變化的波形快速翻轉，從而大大地降低輸出端波形的輸出上升時間以及輸出下降時間，整形緩沖器的電路結構如圖5所示。

3 LVDS信號接收器仿真

基于CSMC0.18um Typical工藝庫，使用Cadence Spectre仿真器對LVDS信號接收器電路進行輸入輸出特性的仿真，仿真結果如圖4所示。

從仿真結果可以看出，當LVDS信號接收器輸入信號為頻率500MHz、偏置1.2V的正弦波差分信號時，接收器輸出端信號為CMOS方波數字信號，且輸出波形的上升沿及下降沿陡峭，整個系統系統穩定可靠，達到了設計的預計目標。endprint