基于ADF4350的鎖相環(huán)頻率合成器設(shè)計與實現(xiàn)*

夏江林，鄒傳云

0 引 言

頻率合成技術(shù)是經(jīng)過一系列處理后具有高穩(wěn)定性和高準(zhǔn)確度的標(biāo)準(zhǔn)參考頻率產(chǎn)生大量具有相同穩(wěn)定性和準(zhǔn)確性的離散信號，并且輸出信號的頻率可由數(shù)字信號控制[1]。鎖相環(huán)（PLL）是頻率合成器的核心組成部分，是許多電子產(chǎn)品的關(guān)鍵部件之一，可廣泛應(yīng)用于工業(yè)、國防、軍事和民用等領(lǐng)域。鎖相環(huán)頻率合成器由PD（相位比較器）、LF（環(huán)路濾波器）和VCO（壓控振蕩器）組成[2]，原理如圖1所示。

圖1 鎖相環(huán)頻率合成器的原理

圖1 中，fR為輸入信號的頻率，f0為輸出信號的頻率。PD用于比較兩個輸入信號fR和經(jīng)N分頻的輸出信號f0。如果兩個輸入信號的頻率不一致，PD將產(chǎn)生一個低頻分量，使得VCO的輸出頻率通過LF變化[3]。LF的作用是產(chǎn)生誤差控制電壓來控制VCO的輸出頻率。由于負(fù)反饋的影響，這種變化會不斷使輸出信號f0經(jīng)N分頻后的頻率和輸入信號的頻率fR一致。f0和fR的相位差保持在一個不變的范圍內(nèi)。此時，PLL環(huán)路處于所謂的“鎖定”狀態(tài)[4]。最后，使輸出信號頻率為f0=N·fR。

本文設(shè)計了一種用單片機(jī)作為鎖相環(huán)芯片ADF4350的控制器，實現(xiàn)了輸出1 GHz的鎖相環(huán)頻率合成器。因為鎖相環(huán)芯片ADF4350集成了鑒相器、壓控振蕩器和N分頻器，所以本文的主要工作在于設(shè)計環(huán)路濾波器參數(shù)和調(diào)試ADF4350內(nèi)部R0-R5寄存器的控制數(shù)值。鎖相環(huán)（PLL）頻率合成器。它的工作電壓一般選3.3 V，最大鑒相頻率為32 MHz，RF輸出功率為4～5 dBm。

ADF4350的數(shù)字接口是與SPI兼容的串行接口，作用在于將數(shù)據(jù)寫入器件。CLK、DATA和LE則控制數(shù)據(jù)傳輸。在CLK從低電平到高電平時，將32位數(shù)據(jù)逐位寫入對應(yīng)寄存器；當(dāng)LE由低電平變?yōu)楦唠娖綍r，數(shù)據(jù)被傳輸至對應(yīng)的鎖存器[5]。ADF4350的時序特性如表1所示，時序圖如圖2所示。

1 鎖相環(huán)芯片ADF4350簡介

ADF4350是一款由ADI公司生產(chǎn)的集成低噪聲VCO的PLL，可以連續(xù)調(diào)諧137.5 MHz至4 400 MHz。ADF4350結(jié)合外部環(huán)路濾波器和外部基準(zhǔn)頻率使用時，可以實現(xiàn)小數(shù)N分頻或整數(shù)N分頻

表1 時序特性

圖2 時序圖

2 鎖相頻率合成器在ADIsimPLL中的仿真設(shè)計

ADISimPLL用于輔助設(shè)計ADF4350外部電路，如圖3所示。ADISimPLL是ADI公司為其產(chǎn)品提供的PLL輔助設(shè)計軟件，適用于一切ADFxxx系列的鎖相環(huán)產(chǎn)品。在已知參考輸入頻率、輸出頻率、環(huán)路帶寬和相位裕度時，可以通過ADISimPLL輕松設(shè)計環(huán)路濾波器的各項參數(shù)。然后，根據(jù)實際情況選擇相對應(yīng)的電阻和電容值，就可以實現(xiàn)對環(huán)路濾波器的設(shè)計。ADISimPLL同樣可以對鎖相頻率合成器系統(tǒng)各部分的相位噪聲進(jìn)行分析[6]。

環(huán)路濾波器的設(shè)計是PLL頻率合成器設(shè)計中最重要的一個環(huán)節(jié)。合理的設(shè)計參數(shù)直接關(guān)系到頻率合成器輸出信號的雜散、相位噪聲、頻率穩(wěn)定度、頻率轉(zhuǎn)換時間等諸多指標(biāo)[4]。它的作用是濾除鑒相器產(chǎn)生的高頻信號。相對于有源濾波器，無源濾波器只使用RC低通濾波器，成本低，不像有源濾波器帶來噪聲和零點漂移。所以，本文采用三階無源低通濾波器作為PLL的環(huán)路濾波器。該濾波器電路結(jié)構(gòu)簡單，噪聲低，穩(wěn)定性高。圖3中，環(huán)路濾波器參數(shù)為：C1=8.2 pF，R1=7.5 kΩ，C2=120 pF，R2=15 kΩ，C3=3.9 pF。

為了實現(xiàn)鎖相環(huán)的快速鎖定，本文將環(huán)路帶寬設(shè)計為200 kHz。通過ADIsimPLL對設(shè)計的環(huán)路特性進(jìn)行仿真，環(huán)路帶寬設(shè)置為200 kHz，輸出頻率為1.0 GHz，系統(tǒng)的開環(huán)增益特性如圖4所示。

圖3 ADF4350的外圍電路

圖4 系統(tǒng)的開環(huán)特性曲線

圖4 給出了系統(tǒng)開環(huán)傳遞函數(shù)的增益和相位曲線。在200 kHz處，對數(shù)增益為零，相位裕量在45°左右。當(dāng)相位偏移為180°時，增益幅度約為-30 dB。可見，當(dāng)對數(shù)增益為零時，相位裕度為正；當(dāng)相位偏移為180°時，增益幅度為負(fù)，符合波特標(biāo)準(zhǔn)穩(wěn)定條件，所以環(huán)路可以穩(wěn)定[7]。同樣，可以通過ADIsimPLL獲得系統(tǒng)的輸出頻率特性，如圖5所示。在圖5中可以得到，系統(tǒng)輸出穩(wěn)定即鎖定的時間為86.55 μs，滿足系統(tǒng)的設(shè)計要求，鎖定時間小于100 μs。

圖5 系統(tǒng)輸出頻率隨時間的變化

通過ADISimPLL同樣可獲得系統(tǒng)輸出1 GHz時的相位噪聲，如圖6所示。在圖6中可以清楚看到系統(tǒng)各部分對整個系統(tǒng)相位噪聲的貢獻(xiàn)。其中，Chip（芯片）和VCO是ADF4350芯片固有的特性，器件選擇后不能改變；Loop Filter（環(huán)路濾波器）和Ref（參考頻率）則可以通過設(shè)計和選擇來減少對系統(tǒng)相位噪聲的影響。從圖6可以看出，在1 MHz時，系統(tǒng)的相位噪聲約為-128.275 3 dBc/Hz@1 MHz。這個值為理論值，實際應(yīng)用中由于存在電磁干擾，相位噪聲會高于理論值[8]。

圖6 1 GHz相位噪聲仿真結(jié)果

3 鎖相頻率合成器系統(tǒng)實現(xiàn)

本系統(tǒng)的整體設(shè)計，如圖7所示。單片機(jī)芯片STC12C5410AD實現(xiàn)對整個系統(tǒng)的控制。單片機(jī)芯片通過計算機(jī)寫入相應(yīng)的控制程序，從而控制鎖相環(huán)頻率合成芯片ADF4350對應(yīng)的寄存器，完成對輸出頻率的控制。

圖7 鎖相環(huán)頻率合成器的整體設(shè)計

3.1 頻率合成器硬件電路實現(xiàn)

頻率合成器原理圖的核心部分，如圖8所示。原理圖中包含環(huán)路濾波電路、電源輸入電路和信號輸入輸出電路，并運用了大量去耦電容和旁路電容提高電路的抗干擾能力。鎖相環(huán)頻率合成芯片ADF4350中，CLK、DATA和LE控制數(shù)據(jù)的傳輸，分別與單片機(jī)控制芯片STC12C5410AD的P1^7～P1^5引腳相連。

如圖7所示，輸入信號10 MHz由外部的晶振或信號源提供，要求高穩(wěn)定度和低雜散，為整個系統(tǒng)提供準(zhǔn)確的參考頻率。單片機(jī)STC12C5410AD的作用是通過對ADF4350內(nèi)部寄存器Register0～5的控制，實現(xiàn)對整個頻率合成器系統(tǒng)輸入和輸出的控制。另外，電源管理給鎖相環(huán)芯片ADF4350提供了3.3 V穩(wěn)定的直流電壓，給單片機(jī)芯片STC12C5410AD提供了5.0 V穩(wěn)定的直流電壓。環(huán)路濾波器的作用是濾除鑒相器產(chǎn)生的高頻信號，給后級輸入的電壓控制振蕩器（VCO）提供穩(wěn)定的控制電壓。整個系統(tǒng)最后實現(xiàn)了輸出1 GHz的穩(wěn)定信號。

圖8 頻率合成器原理

3.2 頻率合成器參數(shù)實現(xiàn)

對于整個頻率合成器系統(tǒng)而言，系統(tǒng)參數(shù)設(shè)計主要是確定ADF4350中各寄存器Register0～5的值。寄存器Register0～5中包含了鎖相環(huán)的主要參數(shù)，如參考輸入頻率、輸出頻率、鑒相器頻率、前置預(yù)分頻器、反饋分頻系數(shù)、環(huán)路濾波器的環(huán)路帶寬等。本文設(shè)計的鎖相環(huán)頻率合成器的輸出頻率為1 GHz，相位噪聲優(yōu)于-100 dBc/Hz@100 kHz，雜散抑制優(yōu)于-60 dBc，鎖定時間小于100 μs。可以用式（1）分析鎖相環(huán)頻率合成器系統(tǒng)的總體隨機(jī)相位噪聲[6]：

其中PNTOTAL為整個系統(tǒng)的相位噪聲，其值是一個負(fù)數(shù)；PNSYNTH是鎖相頻率合成器自身的歸一化帶內(nèi)相位本底噪聲，典型值為-213 dBc/Hz；201g N是一個與分頻器N有關(guān)的相位噪聲增量，其中反饋分頻系數(shù)N可以在ADF4350的寄存器Register0中進(jìn)行設(shè)置；101g fPFD是一個與鑒相器的鑒相頻率有關(guān)的相位噪聲增量，鑒相頻率可以在寄存器Register1中設(shè)置。由式（1）可知，鎖相環(huán)頻率合成器的相位噪聲主要由PNSYNTH、分頻器N和鑒相器頻率fPFD決定。而PNSYNTH是由芯片本身決定的一個固定值，可以當(dāng)作常量處理[9]。所以，可以通過選擇較大的分頻器N和鑒相器頻率fPFD來降低整個系統(tǒng)的相位噪聲。本文最終確定采用鑒相頻率為10 MHz和分頻器N為400。同樣，可以根據(jù)式（2）、式（3）和式（4）來確定ADF4350中的其他參數(shù)。

其中RFOUT是頻率合成器的輸出頻率，INT是整數(shù)分頻系數(shù)，F(xiàn)RAC是小數(shù)分頻系數(shù)，MOD是模數(shù)值，fPFD是頻率合成器的鑒相頻率，DVCO是頻率合成器VCO輸出頻率的分頻器值，可取1、2、4、8、16。

其中REFIN是鎖相頻率合成器的基準(zhǔn)輸入頻率，D是REFIN倍頻器位（0或1），T是REFIN基準(zhǔn)2分頻位（0或1），R是RF基準(zhǔn)分分頻系數(shù)。

其中fRES是鎖相中VCO的輸出通道分辨率。

根據(jù)鎖相環(huán)系統(tǒng)的設(shè)計要求，最終確定各參數(shù) 為：INT=400、FARC=0、fPFD=10 MHz、DVCO=4、REFIN=10 MHz、D=0、T=0、R=1、fRES=800 kHz、MOD=12。根據(jù)上述參數(shù)值，結(jié)合ADF4350的datasheet資料，可決定R0～R5寄存器的值為：R0（0x00C80000）、R1（0x08008061）、R2（0x00004EC2）、R3（0x000004B3）、R4（0x00A6603C）、R5（0x00580005）。

3.3 頻率合成器控制程序?qū)崿F(xiàn)

單片機(jī)STC12C5410AD芯片主要用來控制鎖相環(huán)頻率合成芯片ADF4350的內(nèi)部寄存器配置和輸入輸出設(shè)置。ADF4350數(shù)字部分包括10位RF R計數(shù)器、16位RF N計數(shù)器、12位FRAC計數(shù)器和12位模數(shù)計數(shù)器。在時鐘CLK的上升沿時，數(shù)據(jù)輸入32位移位寄存器中，再在LE上升沿時從移位寄存器傳輸?shù)?個鎖存器之一。其中，R0配置16位INT值和12位FRAC值，R1配置12位相位值和12位MOD值，R2配置10位R值和MUXOUT輸出參數(shù)，R3配置12位時鐘分頻器和其他參數(shù)，R4配置射頻輸出功率等參數(shù)，R5是鎖定檢測。ADF4350的寄存器序列的初始化順序為從R5到R0。根據(jù)ADF4350的時序特性，如表1、圖2所示，可以編寫出單片機(jī)STC12C5410AD的控制程序。由于篇幅有限，本文僅給出了控制寄存器R5的程序[10]。

4 鎖相頻率合成器性能測試

采用以上硬件電路設(shè)計，研制出輸出1 GHz的鎖相頻率合成器，實物照片如圖9所示。通過對單片機(jī)STC12C5410AD的合理編程，實現(xiàn)鎖相頻率合成器輸出1 GHz的穩(wěn)定信號，并通過頻譜儀對頻率合成器的性能進(jìn)行測試，結(jié)果如圖10所示。

圖9 頻率合成器的實物照片

在圖10（a）的測試中，頻率合成器穩(wěn)定輸出1 GHz的信號，且輸出幅值達(dá)到1.16 dBm。測試相位噪聲時，將頻譜儀的RBW設(shè)為300 kHz，SPAN設(shè)為10 MHz，測得在1 MHz處的相位噪聲為-113.49 dBc/Hz，其圖像如圖10（b）所示。

5 結(jié) 語

本文介紹了運用ADF4350鎖相環(huán)芯片和單片機(jī)STC12C5410AD設(shè)計1 GHz頻率合成器的設(shè)計過程和設(shè)計方法，最終設(shè)計完成了大小為45 mm×45 mm、輸出幅度為1.16 dBm、相位噪聲為-113.49 dBc/Hz@1 MHz的高穩(wěn)定度頻率合成器。實驗證明，該頻率合成器能很好地運用于本地振蕩器。

圖10 頻率合成器測試結(jié)果

[1] 萬天才.頻率合成器技術(shù)發(fā)展動態(tài)[J].微電子學(xué),2004,34(04):366-370.WAN Tian-cai.Development of Frequency Synthesizer Technology[J].Microelectronics,2004,34(04):366-370.

[2] 李黨鋒.鎖相環(huán)頻率合成器的發(fā)展及應(yīng)用[J].現(xiàn)代導(dǎo)航,2010(06):37-41.LI Dang-feng.Development and Application of the PLL Frequency Synthesizer[J].Modern Navigation,2010(06):37-41.

[3] 于為健,張娟.基于ADF4350的S頻段鎖相頻率合成器設(shè)計[J].電子科技,2013,26(11):69.YU Wei-jian,ZHANG Juan.Design and Implementation of S-band PLL Frequency Synthesizer Based on ADF4350[J].Electronics Technology,2013,26(11):69.

[4] 金玉琳,佘世剛,周毅等.鎖相環(huán)環(huán)路濾波器噪聲特性分析與仿真[J].現(xiàn)代電子技術(shù),2011,34(21):193-195.JIN Yu-lin,SHE Shi-gang,ZHOU Yi.Noise Analysis and Simulation of of PLL Loop Filter[J].Modern Electronics Technique,2011,34(21):193-195.

[5] Wideband Synthesizer with Integrated VCO ADF4350 Datasheet[Z].Analog Deices,2008.

[6] 徐述武,汪海勇,唐云峰.基于ADF4350鎖相頻率合成器的頻率源設(shè)計與實現(xiàn)[J].電子器件,2010,33(06):725-729.XU Shu-wu,WANG Hai-yong,TANG Yun-feng.Design and Realization of Frequency Source Based on ADF4350 PLL Frequency Synthesizer[J].Electronic Devices,2010,33(06):725-729.

[7] Song Q,Qi J.ADF4350-based Frequency Modulation transmitter design[C].International Conference on Cyberspace Technology IET,2015:1-3.

[8] 黃建鋼.鎖相環(huán)頻率合成器相位噪聲分析[J].雷達(dá)與對抗,1994(03):57-63.HUANG Jian-gang.Phase Noise Analysis of Phaselocked Loop Frequency Synthesizer[J].Radar &Ecm,1994(03):57-63.

[9] Xu H,Peng L.Design of Ultra-broadband Microwave Sources Based on ADF4350[C].International Conference on Advanced Computer Control IEEE,2010:459-462.

[10] Cao H,Qu Y.A Miniaturized Frequency Synthesizer System Design Based on ADF4350[C].IEEE International Conference on Signal Processing,Communications and Computing IEEE,2016:1-4.