一種新型低功耗C類壓控振蕩器設計

趙 陽，袁圣越，趙 辰，田 彤

（1.中國科學院上海微系統(tǒng)與信息技術研究所，上海201801；2.中國科學院大學 電子電氣與通信工程學院，北京100049）

近年來，物聯網技術掀起一場信息技術革命，低功耗也越來越成為物聯網廣泛應用的瓶頸，而物聯網射頻系統(tǒng)中VCO消耗了大量能量，因此低功耗VCO成為研究的關鍵。低功耗VCO一直是學術界研究的熱點。在無數學者努力下，VCO的研究成果不斷涌現[1-3]，相比于傳統(tǒng)LC交叉耦合VCO，C類VCO具有更好的噪聲性能，更易于實現低功耗[4]。

論文提出一種新型C類PMOS壓控振蕩器，其動態(tài)偏置環(huán)路解決了C類VCO的起振和穩(wěn)態(tài)保持問題。動態(tài)偏置環(huán)路在VCO起振后自動關閉，將VCO的偏置電壓保持在固定值；文獻[5]表明在電流限制范圍，LC諧振回路等效并聯電阻越大，VCO輸出擺幅越大，噪聲性能越好，故高阻值LC諧振回路的設計尤為重要。

通過后仿真驗證，文中所設計高阻值LC諧振回路和動態(tài)偏置環(huán)路有效降低VCO功耗，在0.6 V供電下功耗低至0.5 mW。

1 電路結構設計與分析

1.1 C類VCO分析

C類VCO結構不同于傳統(tǒng)交叉耦合結構，其MOS管柵極增加了兩個額外電容用來隔離電源或地的電壓，通過額外偏置電壓給MOS管柵極提供偏壓。當工作在C類狀態(tài)時，VCO的電流和電壓重疊范圍更小[6]，并且其電流效率相對AB類更高[7]，因此功耗更低。另一方面由負阻理論分析可知，為了使VCO起振，交叉耦合MOS管產生的負阻必須小于等于LC諧振回路等效并聯電阻2Rp。在實際設計過程中，為確保VCO起振并考慮到設計余量，一般會將設計余量因子取為2.5～3[8]。在VCO起振后，VCO只要保持gmRp≥1便可以維持振蕩，此時負阻提供的能量恰好補充諧振回路的能量損耗，即VCO的起振條件要求高于其維持振蕩的條件。本文所設計的VCO利用這一特性，在VCO起振后，通過動態(tài)偏置環(huán)路改變VCO偏置電壓，VCO從AB類轉換到C類工作，并減小MOS管跨導從而減小電流降低功耗。

VCO電流減小也導致VCO輸出幅度減小，因此設計高Q值高Rp阻值的LC諧振回路，使VCO輸出信號在較小電流時也具有較大擺幅。VCO輸出幅度減小會導致動態(tài)偏置環(huán)路的電壓發(fā)生變化，導致VCO PMOS管偏置電壓不穩(wěn)，甚至使VCO在AB類和C類之間循環(huán)，因此設計一種新型動態(tài)偏置環(huán)路避免VCO偏置電壓的變化至關重要。

1.2 C類VCO框架圖

文中所設計VCO框架結構如圖1所示，動態(tài)偏置環(huán)路包括幅度檢測器、鎖存器、反相器，偏置控制器等模塊。VCO起振在AB類狀態(tài)下，此時LC-VCO的PMOS管柵極偏置電壓Vbias為0 V。VCO起振后隨著VCO輸出信號振幅增加，其擺幅增大到一定幅度，通過動態(tài)偏置環(huán)路增大Vbias，使VCO穩(wěn)定工作在低電流C類狀態(tài)，隨后動態(tài)偏置環(huán)路自關閉，Vbias保持特定值，VCO被鎖定在C類狀態(tài)工作，避免VCO起振后在AB類和C類狀態(tài)之間擺動，同時隔離外界環(huán)境變化對偏置電壓的影響。

圖1 本文所設計VCO簡化框架圖

1.3 LC-VCO設計

圖2所示為VCO核心電路的原理圖，使用交叉耦合PMOS管產生負阻，在背柵效應下PMOS管閾值電壓可降低到約0.25 V。由于PMOS管構建于N阱中，其閃爍噪聲表現優(yōu)于NMOS管。采用高Q值的可變電容陣列和固定電容陣列并聯形式，以提高LC諧振回路等效并聯電阻Rp，并獲得較大的電容可調范圍[9]，前仿真結果表明電容電感網絡等效并聯電阻Rp高達 920 Ω。

圖2 VCO核心和可變電容陣列原理圖

1.4 可變電容分析與設計

單個可變電容的在可調范圍、線性度等性能較差，采用4個變容管串聯高Q值電容和四組按比例分配的直流偏置電壓組成可變電容陣列，偏置電壓分別為0 V，0.2 V，0.6 V，1 V，如圖2所示。四組變容管的非線性相互補償使得整體電容在較大調諧電壓下具有很好的線性度，使得VCO調諧特性具有良好線性度[10]，如圖3所示。偏置電壓可利用系統(tǒng)其它模塊高電壓進行分壓得到，調諧電壓變化范圍也會增大。

圖3 可變電容陣列調諧特性曲線

偏置電壓通過大電阻抑制諧振環(huán)路影響，由公式（1）可知變容管的等效并聯電阻:

在中心頻率2.4 GHz附近，變容管的等效并聯電阻高達十千級歐姆，因此并聯電阻必須足夠大才不會影響整體諧振腔的等效并聯電阻Rp。

將變容管與高Q值MOM電容串聯不僅可以改善VCO了頻率特性曲線的線性度和調諧范圍，也可以使用較大尺寸的可變電容管減小閃爍噪聲。

圖4 動態(tài)偏置環(huán)路原理圖

1.5 動態(tài)偏置環(huán)路設計

圖4為動態(tài)偏置環(huán)路的原理圖，包含幅度檢測器、鎖存器、反相器和偏置控制器等模塊。振幅檢測電路采用差分結構，相對單端結構，差分結構對共模噪聲有較強的抑制能力。振幅檢測器將射頻信號幅度大小轉化為直流電壓輸出，輸入端接隔直電容，將VCO的小信號輸入到M5、M6的柵極，柵極和漏級間接大電阻，因為沒有直流通路，M5、M6管的直流柵源電壓等于直流漏源電壓。M7提供一個很小的電流，使M5、M6的柵源電壓接近閾值電壓。A點接一個電容相當于一個低通濾波器，維持振幅檢測輸出電壓穩(wěn)定。當VCO起振后，M5和M6的輸入信號幅度增加，由公式（2）可知相應的A點電壓增加[11]。

其中，A是輸入正弦波的峰值，L和W是M1管的柵長和柵寬，Vdd和Idd分別是直流電壓和直流電源，μn和Cox分別是電子遷移率和單位面積的柵氧化層電容。

鎖存器由兩個反相器首尾相接組成，將信號鎖存并維持輸出為特定電平狀態(tài)，不隨輸入端的變化而變化，只有輸入狀態(tài)改變時輸出才改變。而且鎖存器環(huán)路是一個正反饋，其輸出只會是0 V或VDD，確保M9完全打開或關閉，Vbias電壓保持穩(wěn)定。

如圖5所示，當VCO起振后，振幅檢測輸出電壓Vdet升高，經反相器延時后，鎖存器輸出Vlatch初始化后從高電壓變?yōu)榈碗妷海碗妷篤nb和高電壓Vpb分別將M8和M9關閉，將偏置控制環(huán)路關閉，關閉環(huán)路后鎖存器輸出鉗制在低電位，Vbias從0 V變?yōu)楣潭ǖ?00 mV左右，VCO電流也隨之變化，從起振時AB類高電流狀態(tài)進入低電流C類狀態(tài)工作。升高Vbias仍可降低功耗，但是過低的功耗會導致VCO輸出幅度過低。

圖5 Vdet，Vlatch，Vbias的瞬態(tài)仿真波形

2 仿真結果與分析

采用UMC 65 nm CMOS工藝，本文所設計的VCO版圖如圖6所示。

圖6 本文VCO電路版圖

使用Cadence軟件對電路進行設計仿真，在前仿真的基礎上對版圖進行反復的優(yōu)化和調整設計參數。提取版圖寄生參數后對VCO進行后仿，在0～1.2 V的調諧電壓下，VCO調諧范圍為2.32～2.49 GHz，且調諧線性度良好；當中心頻率為2.4 GHz，在頻偏100 KHz和1 MHz處的相位噪聲分別為-96 dBc/Hz和-115 dBc/Hz，如圖7所示；在0.6 V電壓供電下，功耗僅為0.5 mW。

圖7 VCO相位噪聲曲線

VCO的FOM值用于綜合比較VCO性能的參數，其定義如下:

其中fo是VCO的中心頻率 ，Δf是頻偏，L{Δf}為在頻偏Δf處的相位噪聲，PDC是VCO的直流功耗。計算得本文設計VCO的FOM值為-186，FOM絕對值越大，VCO的綜合性能越好。

表1所示近年所發(fā)表VCO的性能對比，本文所設計的VCO功耗方面有絕對優(yōu)勢，相位噪聲較好，FOM優(yōu)良。

表1 幾種LC-VCO性能參數比較

3 結論

文中為解決物聯網廣泛應用瓶頸而設計一款超低功耗VCO，其核心是設計新型偏置回路可以大幅度降低VCO功耗，另外設計的高Q值高阻值的LC諧振回路保證VCO輸出幅度。新型動態(tài)偏置環(huán)路保證VCO在初始偏置電壓下起振于AB類，通過動態(tài)偏置環(huán)路改變偏置電壓將VCO鎖定在C類狀態(tài)，從而有效降低功耗。

[1]Shin J，Shin H.A 1.9～3.8 GHz fractional-N PLL frequency synthesizer with fast auto-calibration of loopbandwidthandVCOfrequency[J].IEEE Journal of Solid-State Circuits，2012，47（3）:665-675.

[2]Kim B，Park B，Jin S.Design of an advanced CMOS power amplifier[J]. Journal of Electromagnetic Engineering&Science，2015，15（2）:63-75.

[3]Perticaroli S，Toso D S，Palma F.A Harmonic Class-C CMOS VCO-Based on Low Frequency Feedback Loop[J].IEEE Journal of Solid-State Circuits，2014：1-13.

[4]Siriburanon D，Deng W，Cokoda K.A currentreuse Class-C LC-VCO with an adaptive bias scheme[J].IEEE Radio Frequency Integrated Circuits Symposium，2013：35-38.

[5]肖航.C類電壓控制振蕩器的研究[D].成都:電子科技大學，2015.

[6]唐攀.基于CMOS工藝的毫米波壓控振蕩器芯片設計[D].成都:電子科技大學，2015.

[7]王偉.基于65nm CMOS工藝低能耗低噪聲LC振蕩器研究與設計[D].合肥:中國科學技術大學，2016.

[8]別梅，肖巍.超寬帶低相位噪聲雙模LC壓控振蕩器設計[J].中國電子科學研究學報，2016，11（4）:383-387.

[9]姚婧婧，趙紅東，毛鍵，等.鎖相環(huán)電路中壓控振蕩器的分析與設計[J].電子設計工程，2011，19（24）:177-180.

[10]Chuang Y R，Yu Y H，Lu Y C.A V-band CMOS 90nm PLL[C]//Proceedings of Asia-Microwave Conference.Nanjing:Dongnan University Press，2014:1259-1261.

[11]Yang X，Uchida Y，Liu Q.Low power ultrawideband power detector IC in 130 nm CMOS technology[C]//IEEE Microwave Workshop Series on MillimeterWaveWirelessTechnology&Applications，2012：18-20.

[12]Fanori L，Liscidini A，Andreani P.A 6.7-to-9.2GHz 55nm CMOS hybrid Class-B/Class-C cellular TX VCO[J].IEEE International Solid-state Circuits Conference Digest of Technical Papers，2012：354-356.

[13]Yang X，Uchida Y，Xu K Y.2.4 GHz-band ultralow-voltage class-c LC-VCO IC in 65 nm CMOS technology[J].Microwave Conference，2013，14（6）:325-327.

[14]Ikeda S，Kamimura T，Lee S，etal.A 0.5-V 5.5-GHz class-C-VCO-based PLL with ultra-lowpower ILFD in 65 nm CMOS[C]//IEEE Asian Solid-State Circuits Conference，2012:357-360.

[15]馬佳琳，張文濤，張博，等.一種面向IEEE 802.11ac標準的5 GHz LC壓控振蕩器[J].微電子學，2016（4）:484-487.

[16]Wang Tp，Yan YM.A low-voltage low-power wide-tuning-range hybrid class-AB/class-B VCO with robust start-Up and high-performance[J].IEEE Transactionson Microwave Theory &Techniques，2014，62（3）:521-531.