基于FPGA動(dòng)態(tài)測(cè)頻的轉(zhuǎn)臺(tái)動(dòng)態(tài)角速度校準(zhǔn)系統(tǒng)

常 歡，何俊波，余 臻，賀忠江，孫 浩

（北京長(zhǎng)城計(jì)量測(cè)試技術(shù)研究所，北京 100095）

1 引言

目前，角速度校準(zhǔn)一直采用定角測(cè)時(shí)或定時(shí)測(cè)角方法，以及一定時(shí)間域內(nèi)精確測(cè)量轉(zhuǎn)過確定角度的準(zhǔn)確時(shí)間的“定時(shí)測(cè)角測(cè)時(shí)”法，實(shí)質(zhì)上都是采用長(zhǎng)時(shí)間求平均值的方法進(jìn)行校準(zhǔn)[1][2]。長(zhǎng)時(shí)間求平均值的方法的采樣時(shí)間比較長(zhǎng)，得到的轉(zhuǎn)速值是在一段時(shí)間內(nèi)的平均值，因此無法校準(zhǔn)轉(zhuǎn)臺(tái)在采樣時(shí)間內(nèi)的轉(zhuǎn)速動(dòng)態(tài)值，不能對(duì)轉(zhuǎn)速的動(dòng)態(tài)特性進(jìn)行很好的評(píng)價(jià)。本文通過FPGA動(dòng)態(tài)測(cè)頻模塊搭建轉(zhuǎn)臺(tái)動(dòng)態(tài)角速度校準(zhǔn)系統(tǒng)，實(shí)現(xiàn)轉(zhuǎn)臺(tái)角速度的動(dòng)態(tài)校準(zhǔn)，從而評(píng)測(cè)轉(zhuǎn)臺(tái)的動(dòng)態(tài)角速度。

2 系統(tǒng)組成

轉(zhuǎn)臺(tái)動(dòng)態(tài)角速度校準(zhǔn)系統(tǒng)包括被測(cè)轉(zhuǎn)臺(tái)、標(biāo)準(zhǔn)圓光柵、信號(hào)調(diào)理模塊，F(xiàn)PGA動(dòng)態(tài)測(cè)頻模塊、上位機(jī)數(shù)據(jù)處理等部分，系統(tǒng)組成框圖如圖1所示。

圖1 轉(zhuǎn)臺(tái)動(dòng)態(tài)角速度校準(zhǔn)系統(tǒng)框圖

在轉(zhuǎn)臺(tái)上安裝外置標(biāo)準(zhǔn)圓光柵，則校準(zhǔn)轉(zhuǎn)臺(tái)的動(dòng)態(tài)角速度，實(shí)際上是校準(zhǔn)標(biāo)準(zhǔn)圓光柵輸出正弦信號(hào)的周期。通過信號(hào)調(diào)理將圓光柵輸出的正弦信號(hào)轉(zhuǎn)換為數(shù)字電路易于識(shí)別的TTL脈沖波信號(hào)，完成信號(hào)的放大和整形。輸入信號(hào)經(jīng)信號(hào)調(diào)理后輸出到FPGA 的脈沖計(jì)數(shù)管腳。經(jīng)過FPGA 頻率采集模塊將采集的結(jié)果上傳到上位機(jī)。動(dòng)態(tài)角速度的數(shù)據(jù)處理要在完成數(shù)據(jù)采集和直接硬盤存儲(chǔ)的基礎(chǔ)上，用數(shù)據(jù)處理軟件對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行分析和處理，推導(dǎo)數(shù)據(jù)之間的關(guān)系，進(jìn)而得到動(dòng)態(tài)角速度的評(píng)測(cè)數(shù)據(jù)。

3 轉(zhuǎn)臺(tái)動(dòng)態(tài)角速度校準(zhǔn)算法

本文采用基于FPGA的動(dòng)態(tài)測(cè)頻方法，實(shí)現(xiàn)被測(cè)信號(hào)的實(shí)時(shí)采集。首先給出預(yù)置閘門信號(hào)（預(yù)置閘門周期要保證小于被測(cè)信號(hào)周期），此時(shí)計(jì)數(shù)器并不開始計(jì)數(shù)，而是等到被測(cè)信號(hào)的上升沿到來時(shí)，計(jì)數(shù)器才真正開始計(jì)數(shù)。然后預(yù)置閘門關(guān)閉信號(hào)到時(shí)，計(jì)數(shù)器并不立即停止計(jì)數(shù)，而是等到被測(cè)信號(hào)的上升沿到來時(shí)才結(jié)束計(jì)數(shù)，完成一次測(cè)量過程。本方法實(shí)際上是將被測(cè)信號(hào)的相臨兩個(gè)上升沿做為閘門信號(hào)，閘門起點(diǎn)和終點(diǎn)均與被測(cè)脈沖正沿同步，在閘門時(shí)間內(nèi)計(jì)數(shù)標(biāo)準(zhǔn)脈沖個(gè)數(shù)。FPGA動(dòng)態(tài)測(cè)頻原理波形圖如圖2所示。

使用一個(gè)計(jì)數(shù)器對(duì)時(shí)基脈沖進(jìn)行計(jì)數(shù)，設(shè)在一次實(shí)際閘門時(shí)間τ中計(jì)數(shù)器對(duì)被測(cè)信號(hào)的計(jì)數(shù)值為Nx，對(duì)標(biāo)準(zhǔn)信號(hào)的計(jì)數(shù)值為Ns。標(biāo)準(zhǔn)信號(hào)的頻率為fs，則被測(cè)信號(hào)的頻率為

圖2 FPGA動(dòng)態(tài)測(cè)頻波形圖

4 FPGA測(cè)頻模塊的實(shí)現(xiàn)

在動(dòng)態(tài)測(cè)量的要求下，要保證較高精度的測(cè)頻，必須采用較高的標(biāo)準(zhǔn)頻率信號(hào)。FPGA可以滿足超高速、實(shí)時(shí)測(cè)控方面的使用要求。本系統(tǒng)的測(cè)頻基本電路基于FPGA完成，利用 FPGA測(cè)量頻率的原理如圖3所示。使能信號(hào)為高時(shí)表示測(cè)頻結(jié)束，可以輸出數(shù)據(jù)，此時(shí)頻率模塊停止工作，等待上位機(jī)讀取數(shù)據(jù)。上位機(jī)讀取數(shù)據(jù)結(jié)束后，數(shù)據(jù)輸出模塊將輸出使能信號(hào)放低，同時(shí)將計(jì)數(shù)器模塊清零，測(cè)頻模塊重新開始工作。測(cè)頻模塊頻率測(cè)試完畢，產(chǎn)生一個(gè)數(shù)據(jù)鎖存信號(hào)，將數(shù)據(jù)存入數(shù)據(jù)緩沖器中，同時(shí)將輸出使能信號(hào)置高，通知上位機(jī)數(shù)據(jù)可讀[3]。

圖3 FPGA頻率測(cè)量原理

5 試驗(yàn)結(jié)果及不確定度分析

利用圓光柵為角度傳感器，當(dāng)轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)時(shí)，圓光柵信號(hào)細(xì)分后頻率f與角速度ω的關(guān)系可用式（2）表示[4][5]。

式中，N為圓光柵刻線數(shù)；m為圓光柵信號(hào)細(xì)分?jǐn)?shù)。

要實(shí)現(xiàn)角速度的動(dòng)態(tài)測(cè)量，要連續(xù)測(cè)量圓光柵信號(hào)細(xì)分后每個(gè)脈沖的周期T，得到圓光柵信號(hào)細(xì)分后每個(gè)脈沖的周期T（即為被測(cè)脈沖周期），即可換算成角速度的瞬時(shí)值，可用式（3）表示。

FPGA測(cè)頻模塊標(biāo)準(zhǔn)晶振脈沖周期為T0，CB為被測(cè)脈沖周期理論值TB為TB=T0CB。

CTi為被測(cè)脈沖周期測(cè)量值，則被測(cè)脈沖角速度及標(biāo)準(zhǔn)偏差是s（k）分別為：

再根據(jù)文獻(xiàn)[6]，得到測(cè)量不確定度為

圓光柵線數(shù)為2500線，圓光柵信號(hào)細(xì)分?jǐn)?shù)為4。FPGA測(cè)頻模塊標(biāo)準(zhǔn)晶振為25M。轉(zhuǎn)臺(tái)動(dòng)態(tài)角速度校準(zhǔn)系統(tǒng)的測(cè)試結(jié)果如下。

?

5 結(jié)束語

本文通過FPGA動(dòng)態(tài)測(cè)頻模塊實(shí)現(xiàn)轉(zhuǎn)臺(tái)角速度的動(dòng)態(tài)校準(zhǔn)，搭建了轉(zhuǎn)臺(tái)動(dòng)態(tài)角速度校準(zhǔn)系統(tǒng)。本系統(tǒng)克服了傳統(tǒng)的采用長(zhǎng)時(shí)間求平均值的角速度測(cè)量方法的局限性，本系統(tǒng)采用的FPGA動(dòng)態(tài)測(cè)頻方法是一種值得參考的動(dòng)態(tài)角速度測(cè)量方法。

[1] 董雪明.龍祖洪等.角速度波動(dòng)率校準(zhǔn)方法初探[J].航空計(jì)測(cè)技術(shù).2004.24（5）：4-7.