數字基帶信號直接傳輸系統的研究與設計

劉 增，陳 勁，佟 穎，段發階，季茂林

（1.天津師范大學天津市無線移動通信與無線電能傳輸重點實驗室，天津 300387；2.天津大學精密測試技術及儀器國家重點實驗室，天津 300074；3.Xilinx北京有限公司，北京 100120）

數字基帶信號（DTDBS）[1]的傳統連接方法是使用接口芯片實現傳輸前的信號驅動和預加重，并使用均衡器芯片實現數據接收終端的信號波形整形和信息提取.高速模數轉換器件的快速發展和應用[2-4]為基于多級量化和軟閾值均衡的數字基帶信號的直接傳輸提供了技術上的可能.Turbo信道編解碼和均衡是近些年信道編解碼和信號傳輸的重要技術改進之一，已被廣泛應用于多個領域[5-6].為適應不同的傳輸環境，特別是可變環境，自適應均衡方法比固定均衡器接口芯片更加靈活.

水聽器陣列[7]是海洋信息獲取的重要途徑.海洋水下目標監測、海底資源探測與開采監控、海洋生物保護與監測、海底地形測繪與地下構造測繪等多種信息都可以通過水聽器陣列及水聲探測技術來獲取.水聽器線列陣是指呈直線型排列的水聽器陣列，既是最常見的陣型，也是組成各種水聽器面陣、立體陣的基礎陣型.

本文針對水聽器線列陣（以下簡稱線陣）的級聯型信道環境，分析多值量化（也稱多級量化）、軟閾值均衡和Turbo信道編解碼等數字基帶信號直接傳輸技術，進而提出了一種基于高速模數轉換器和最小二乘法自適應均衡的軟閾值數字基帶信號直接傳輸方法，并進行了實際的電路實驗和計算機仿真輸出，以驗證相關方法的可行性.

1 數字基帶傳輸系統

水聽器陣列傳送信號的媒介大多為銅質導線或光纖.受水下復雜環境和陣列內狹小物理空間的影響，相比于頻帶傳輸,采用數字基帶傳輸更加適合，而銅質導線也更適用于陣列的生產和使用.

本文設計的水聽器陣列信號傳輸系統的各個模塊均通過鈦合金防扭型水密接頭級聯.該類型的水聽器陣列更易于采用基于銅質雙絞線等有線連接的數字基帶信號直接傳輸方式.這種方式不需要頻帶傳輸的調制解調裝置，一方面可以減小電路體積,另一方面可以節省傳輸信道的總體耗電量,降低水下陣列遠距離供電的設計復雜度，從而提高系統可靠性，保證水聽器陣列在水下長期穩定工作.

數字基帶信號傳輸模型如圖1所示，原始的基帶信號適合于信道傳輸,信道信號形成器即發送濾波器,信道給基帶信號提供傳輸通道，接收濾波器用來濾除帶外噪聲，對信道特性進行均衡，抽樣判決器對接收濾波器的輸出波形進行抽樣判決,以確定發送代碼序列，同步提取用于抽樣的位定時脈沖.

圖1 數字基帶信號傳輸模型Fig.1 Digital baseband signal transmission model

2 信道接收端信號波形的多級量化

首先使用高速多位模數轉換器（實際的原理驗證系統采用8位深度）對接收端信號波形進行時域過采樣，將線纜傳輸的時域數字信號波形（含有較強失真與干擾等）轉變成多位二進制數值組成的時域序列（即多值量化）.此時，接收端的信號波形可看作失真的無調制信號，模數轉換器將此信號量化為由多位二進制數字組成的數據.該方法可以使接收端信號的幅值表達更加準確，同時，該二進制數值序列包含了更豐富的信號和信道特征信息，而這些有效信息及其質量對接收端的正確解碼及均衡至關重要.

2.1 時域采樣頻率

為了與輸入信號的波形盡可能保持同步，本文選擇的時域采樣頻率是信號傳輸速率的整數倍，以下將時域采樣頻率相對于信源的數字基帶信號輸出頻率的倍數簡稱為采樣倍率.接收端模數轉換時的采樣倍率越高，時域上包含的信號變化信息越多，也更加有利于自適應均衡計算時對輸出結果的判定和篩選[8].同時，高采樣倍率也會有利于對接收端時域波形的同步時鐘恢復與定時.另外，時域的高采樣倍率也有益于傳輸系統的頻域表現.采樣倍率越高，量化后的數值序列包含的頻譜信息就越多，信號波形的頻域失真越小.

2.2 時域采樣位數

采樣位數（采樣深度）直接決定多級量化的級數，是級聯信道傳輸系統的重要指標.采樣位數在理想情況下與輸出信號的信噪比成正比，見式（1），采樣位數（N）每增加1位，信噪比（SNR）將增加6 dB[9-11].

實際應用系統由于受到環境噪聲及模數轉換電路內部噪聲或干擾的影響，采樣位數與信噪比的對應關系會小于該理想值.當環境噪聲低于模數轉換電路內部噪聲時，采樣位數越大，多級量化的輸出序列中包含的有效信息就會越多，量化的數值也越準確.圖2為在相同有線信道模型下采樣位數（ADC width）對自適應均衡計算效果的影響，當位數大于一定數值時，均衡器的輸出結果逐漸趨于收斂.

2.3 其他影響因素

除了考慮采樣倍率和采樣位數等指標外，還要根據信源輸出波形的動態范圍、信道傳輸特性等實際情況，保證接收端的信號幅值在模數轉換電路的有效范圍內，且使多級量化的動態范圍盡可能大.此外，系統設計時也要盡量減弱多級量化電路的通帶外部干擾.

圖2 采樣位數與均衡效果Fig.2 Sampling number and equalization results

3 自適應軟閾值均衡

均衡是所有高速數字通信系統中的一項重要技術，通過均衡可以減小碼間串擾，降低誤碼.均衡器通常接在接收部分的取樣判決器之前.均衡器的主要功能是補償有線信道的非理想響應特性，消除接收信號的碼間干擾.

本文的自適應均衡器利用在FPGA內部實現的最小二乘（LMS）自適應算法來實現信號波形的頻域均衡及軟閾值判決[12].傳輸信道的頻域響應特性主要與傳輸介質、線纜長度、環境噪聲等參數有關.基于LMS的快速自適應均衡器算法可以適應多種不同的傳輸信道環境.

3.1 信道頻域響應

數字基帶信號在有線信道傳輸過程中的高頻分量通常比低頻分量衰落更為顯著；同時，由于有線信道的帶寬限制和群延遲差異性，數字基帶信號在到達接收端時常常伴隨著碼間干擾.有線信道的主要參數包括傳輸長度、信號速率、傳輸介質、外部干擾等.本文的電路實驗選用199 m和201 m的非屏蔽均勻銅質雙絞線作為傳輸信道，發送端的信號輸出速率為12.5 Mbps，采用PECL芯片直接輸出數字基帶信號波形，沒有加入預加重等信號處理芯片.信號的接收、解碼和糾錯均依靠接收端的多級量化電路和軟閾值均衡算法實現.

3.2 時域采樣同步

由于數字信號傳輸系統的發送端和接收端的時鐘源通常都不相同，會存在一定的頻率偏差并隨時間累積，該差異性會導致接收端的時域采樣點與信號波形隱含時鐘的相對位置隨時間偏移，造成量化和均衡的失效.因此要進行時鐘同步，時鐘同步的主要方法是在自適應均衡之前對數據序列進行定時同步運算，目前有多種不同的同步方法[13]，本文采用傅里葉系數方法計算時間偏移，見式（2）.

式（2）中：Dm為第m個時間片的傅里葉系數；N為每個時間片的采樣數據序列長度；k為當前數據序列位置；L為時間片的個數；為含有頻譜分量的接收端采樣點，并根據時偏插值產生同步數據.

3.3 自適應均衡算法與建模

自適應算法是自適應均衡器的核心部分，用于調節均衡器的抽頭系數使其逼近最優解[14].本文采用LMS算法[15].LMS算法的優點是計算復雜度低，且結構簡單.模型設計思路基于最速下降算法，采用系數可調的有限沖激響應FIR濾波器形式實現[16].濾波器系數以迭代方式計算.首先設置濾波器系數初值；然后通過濾波器輸出值與基準值的偏差估計真實梯度（gradient calculate）；最后選取梯度下降的方向更新濾波器系數，直至算法收斂.自適應均衡器的算法流程見圖3，其中：di為輸入數據，do為輸出數據，dr為參考數據，△為梯度，w為濾波器系數.

圖3 最小二乘自適應均衡器Fig.3 Least squares adaptive equalizer

自適應濾波器（FIR filter）的計算見式（3），多級量化數據序列di和權重矩陣w均采用向量格式.濾波器的計算長度為L.

參考值（reference value）按式（4）計算.首先在數據幀中插入一段已知序列；然后通過序列特征判定序列位置，為誤差計算提供基準.

濾波器系數的更新方法（coefficient update）見式（5）.

式（5）中：e（n）為自適應濾波器輸出值與基準值之間的偏差；△為上一次計算過程中的偏差梯度；u為算法收斂步長，用于調節算法收斂速度.收斂步長的選擇需要符合系統的實際參數環境，步長過大會使收斂過程產生振蕩，過小則會延長收斂時間.本文根據輸入數據范圍、濾波器范圍和濾波器長度選取了固定的步長數值.

3.4 自適應均衡器的實現

本文設計的LMS自適應均衡器通過FPGA編程實現[18].均衡器的輸入數據為模數轉換電路的多級量化時域數據序列，以數據幀的格式輸入.均衡器首先在幀中或幀間插入基準數據，用于建立和調整濾波器系數.算法分為建立和維護2個階段.對于建立階段，均衡器使用插入的基準數據為依據建立濾波器系數矩陣.待系數達到收斂范圍時，亦可使用傳輸的數據經均衡、判定后作為計算基準，維護和更新濾波器的系數矩陣.在保持均衡器收斂狀態的初始化過程中，基于插入的基準數據建立初始均衡濾波器系數.經過多次迭代并使各個系數收斂后，將該系數矩陣確定為傳輸系統所對應的最佳均衡系數序列，并使用該均衡系數序列實時處理多級量化模塊輸出的時域波形序列.同時，自適應均衡器根據輸出的幀中數據結果繼續維護和更新濾波器系數.

自適應濾波器系數矩陣的位數（coefficient width）與均衡器效果之間的關系見圖4.根據實際系統的環境參數，圖中的輸入數據序列位數為8位，濾波器長度選取為48.從圖4中可以看出，當系數矩陣位數選取過低時（如8位），數據信息丟失嚴重，系數矩陣的拐點為12位.高于拐點后，繼續增加位數對均衡效果的影響減小.

圖4 系數矩陣位數與均衡器輸出效果Fig.4 Coefficient matrix number and equalization results

4 數據傳輸實驗

實驗采用收、發2個節點傳輸偽隨機數據，傳輸線纜使用199 m非屏蔽均勻銅介質雙絞線，實驗框圖如圖5所示,在此基礎上,為進一步驗證更長距離傳輸的可行性，以及系統的可靠性.收發采用3個節點，由頭包、中間包和尾包3部分組成，在頭包和中間包之間依然采用199 m非屏蔽均勻銅質雙絞線，而中間包和尾包之間傳輸線纜使用201 m非屏蔽均勻銅介質雙絞線.為滿足壓電型水聽器線列陣的數據傳輸要求，在實驗室內模擬水聽器工作環境，搭建了相應的原理樣機，實物圖如圖6所示.發送端FPGA（a）生成1位偽隨機數，通過PECL驅動芯片輸出，接收端通過8位ADC量化，輸出給接收處理器件FPGA（b），FPGA內部實現均衡和糾錯，校驗數據是否正確.

圖5 實驗框圖Fig.5 Experimental diagram

圖6 實驗環境Fig.6 Experimental environment

發送端選取16位偽隨機生成式生成隨機數據，發送頻率為12.5 MHz，接收端使用8 bit ADC，采樣率為62.5 MSPs，接收波形如圖7所示,可見時域波形畸變嚴重，且同時存在ADC飽和失真，圖8為均衡后波形，可見時域波形畸變和碼間干擾得到改善.

圖8 均衡后波形Fig.8 Equalized waveform

該實驗驗證了數字基帶信號在水下長距離傳輸的可行性.通過模數轉換器件的多級量化，獲取二值數據在傳輸過程中的幅值變化，為后級均衡和糾錯提供軟閾值信息.在實驗室進行的電路實驗中,實現了199 m非屏蔽均勻銅介質雙絞線的數字基帶信號時鐘提取與軟閾值均衡輸出，實際傳輸速率不低于12.5 MHz;初步建立了由尾包、中間包和頭包組成的兩級級聯數字基帶傳輸原理驗證系統，實現了預期的信號傳輸與軟閥值均衡效果.

5 結論

本文設計的傳輸方案，在接收端的軟閾值均衡處理過程中可得到信道頻率響應、外部干擾等關鍵信息，便于選取合適算法進行均衡和糾錯.相比于專用均衡芯片的數字基帶信號直接傳輸，本文方法更適用于水聽器線列陣空間狹小、距離長的水下纜內傳輸環境.

參考文獻：

[1] 凌云志，陳向民.數字基帶傳輸系統的研究與設計[J].國外電子測量技術，2008，27（9）：21-24，67.LING Y Z，CHEN X M.Research and design on digital baseband transfer systems[J].Foreign Electronic Measurement Technology，2008，27（9）：21-24，67（in Chinese）.

[2]SHYLU D S，MONI D J，NIVETHA G.Design and power optimization of high-speed pipelined ADC with programmable gain amplifier for wireless receiver applications[J].Wireless Personal Communications，2016，90（2）：657-678.

[3] SZLACHETKO B.Toward wide-band high-resolution analog-to-digital converters using hybrid filter bank architecture[J].Circuits，Systems，and Signal Processing，2016，35（4）：1257-1282.

[4]KHORAMI A，SHARIFKHANI M.High-speed low-power comparator for analog to digital converters[J].International Journal of Electronics and Communications，2016，70（7）：886-894.

[5]GUO Y，MA W，ZHANG S，et al.On linear MMSE based Turboequalization of nonlinear Volterra channels[J].Journal of System Simulation，2016（11）：4703-4707.

[6] YANG Z，ZHENG Y R.Iterative channel estimation and Turbo equalization for multiple-input multiple-output underwater acoustic communications[J].IEEE Journal of Oceanic Engineering，2016，41（1）：232-242.

[7] 黃文濤，劉英明，朱清，等.單矢量聲壓水聽器方位估計及海試驗證[J].光纖與電纜及其應用技術，2015（3）：29-31.HUANG W T，LIU Y M，ZHU Q，et al.The DOA estimation and ocean test verification of the single vector and sound pressure hydrophone[J].Optical Fiber and Electric Cable，2015（3）：29-31（in Chinese）.

[8]羅書建.無線通信系統中自適應信道均衡算法研究與實現[D].電子科技大學，2015.LUO S J.Study and Implementation of Adaptive Channel Equalization Algorithm for Wireless Communication System[D].University of Electronic Science and Technology of China，2015（in Chinese）.

[9] JI M，CHEN J，LIU Z，et al.Multi-level quantization and blind equalization based direct transmission method of digital baseband signal[J].Physical Communication，2017.DOI：10.1016/j.phycom.2017.04.008.

[10]GUI G，PENG W，ADACHI F.Sub-Nyquist rate ADC sampling-based compressive channel estimation[J].Wireless Communications and Mobile Computing，2015，15（4）：639-648.

[11]歐陽曉曦.自適應均衡技術在水聲通信中的應用研究[D].西北工業大學，2006.OUYANG X X.On Adaptive Equalization in Under Water Acoustic Communication System[D].Northwestern PolytechnicalUniversity.2006（in Chinese）.

[12]LAOT C，GLAVIEUX A，LABAT J.Turbo equalization：Adaptive equalization and channel decoding jointly optimized[J].IEEE Journal on Selected Areas in Communications，2001，19（9）：1744-1752.

[13]王毅.同步相量測量單元中信號同步采集與處理模塊的研究[D].電子科技大學，2009.WANG Y.Research on Modules of Signal Synchronous Acquiring and processing in Synchro Phasor Measurement Unit[D].University of Electronic Science and Technology of China，2009（in Chinese）.

[14]李威.盲均衡算法的關鍵技術研究及其在抗多徑干擾中的應用[D].電子科技大學，2015.LI W.Research on Key Techniques of Blind Equalization Algorithm and Its Application in Anti Multipath Interference[D].University of Electronic Science and Technology of China，2015（in Chinese）.

[15]夏曉.自適應濾波器中LMS算法的研究及應用[D].北京郵電大學，2013.XIA X.The Research and Application of LMS Algorithm in Adaptive Filter[D].Beijing University of Posts and Telecommunications，2013（in Chinese）.

[16]TONIETTO D，HOGEBOOM J.SERDES with jitter-based built-in self test（BIST）for adapting FIR filter coefficients：US，US8228972[P].2012-07-24.

[17]張饒.基于FPGA硬件設計和仿真方法探索與研究[D].北京郵電大學，2010.ZHANG R.The Research and Exploration of FPGA-based Hardware Design and Simulation Methods[D].Beijing University of Posts and Telecommunications，2010（in Chinese）.