絕緣層上單軸應變硅的應力計算與分析

苗東銘， 戴顯英， 吳淑靜， 趙天龍，邵晨峰， 郝 躍

(1. 西安電子科技大學 微電子學院，陜西 西安 710071；2. 西安電子科技大學 寬帶隙半導體國家重點學科實驗室，陜西 西安 710071)

絕緣層上單軸應變硅的應力計算與分析

苗東銘1,2， 戴顯英1,2， 吳淑靜1,2， 趙天龍1,2，邵晨峰1,2， 郝 躍1,2

(1. 西安電子科技大學 微電子學院，陜西 西安 710071；2. 西安電子科技大學 寬帶隙半導體國家重點學科實驗室，陜西 西安 710071)

為了研究晶圓級絕緣體上單軸應變硅的應力分布與應力變化趨勢，首先利用絕緣體上硅晶圓在機械彎曲狀態下退火的工藝，成功制作了絕緣層上單軸應變硅晶圓，其優點是工藝簡單、成本低、應變量高．應用ANSYS仿真軟件，重點對不同彎曲半徑、不同晶向的機械致絕緣層上單軸應變硅晶圓的應力情況進行了模擬計算．模擬結果表明，應力隨彎曲半徑的減小而顯著增加，且沿彎曲方向的應力最大，適于作為應變互補金屬氧化半導體器件的溝道方向，但應力分布的均勻性會隨彎曲半徑的減小而略有下降．最后利用光纖光柵法對制備的絕緣層上單軸應變硅晶圓的應力分布進行了測量，其結果與ANSYS模擬結果吻合，證明了ANSYS模擬分析的準確性．

機械彎曲退火;晶圓級單軸應變;絕緣體上硅;應力分布;有限元分析

絕緣層上應變硅(strained Silicon-On-Insulator，sSOI)是兼具絕緣體上硅(Silicon-On-Insulator，SOI)與應變硅優點的具有創新與競爭力的前沿技術，可用于實現高速、低功耗集成電路[1-4]．傳統sSOI的制備是在絕緣層上鍺硅(Si1-xGex-On-Insulator，SGOI)晶圓上外延生長Si，但只能制備雙軸應變的sSOI，且其存在位錯密度高、SiGe虛襯底影響器件和電路的散熱、Ge的擴散影響工藝集成等問題，特別是空穴遷移率增強效應會在高場下退化[5]．

單軸應變較之于雙軸應變，其電子和空穴的遷移率增強效益在高電場下不退化，閾值電壓漂移小，且在相同應變量下，單軸應變產生的遷移率增強效應更為顯著．文獻[6-8]的結果表明，單軸應變量即使低于0.05%，硅載流子遷移率的增強效應也可以達到15%．

基于絕緣體上硅材料的力學特性和彈性力學理論，筆者提出了利用單片絕緣體上硅晶圓、通過機械彎曲與退火工藝制作晶圓級單軸應變絕緣體上硅的新方法[9-10]．在此研究基礎上，采用有限元分析軟件ANSYS，系統計算分析了單軸應變絕緣體上硅晶圓的應力和應變分布情況．利用光纖光柵法，對單軸應變絕緣體上硅晶圓的應力分布進行了測試表征，并與ANSYS模擬結果進行了分析對比．

圖1 機械致單軸應變絕緣體上硅晶圓有限元模型

1 工藝原理與有限元模型建立

利用弧形彎曲臺，通過圓柱形壓桿將絕緣體上硅晶圓頂層Si朝上，使其貼服于彎曲臺弧面，并在彎曲狀態下放置于退火爐中高溫熱退火，制備單軸應變絕緣體上硅晶圓．根據彈性力學理論，當絕緣體上硅晶圓受壓桿作用貼服于弧形彎曲臺時，中性面之上的頂層Si沿彎曲方向產生拉伸作用，故晶格常數增大．由于SiO2的屈服強度為 8.4 GPa，小于單晶Si的 12.8 GPa，在一定彎曲退火工藝中，若使施加的外力超過SiO2的屈服強度而小于單晶Si的屈服強度，則使埋氧化層發生塑性形變，而單晶Si為彈性形變，這樣絕緣體上硅從彎曲臺卸下后，其埋氧化層在絕緣體上硅晶圓恢復原狀后仍保持一定的拉持作用，使其上的頂層Si產生張應變，形成單軸張應變絕緣體上硅晶圓．

根據ANSYS軟件的設置要求和彎曲臺結構，定義了單晶Si、SiO2薄膜的材料參數與絕緣體上硅晶圓的材料結構尺寸，建立了機械致單軸應變絕緣體上硅晶圓彎曲退火裝置的ANSYS結構模型，如圖1所示．由于對稱性的緣故，只建立了 1/4 模型，可減少計算量，節省計算時間，但并不影響模型的準確性．

2 ANSYS模擬結果與分析

對單軸張應變與壓應變絕緣體上硅晶圓在室溫下的應力與應變分布進行了ANSYS仿真，曲率半徑分別為 1.00 m、0.75 m、0.5 m，對應的施加載荷分別為 260 N、295 N、408 N．

2.1 張應變絕緣體上硅晶圓應力分布

在彎曲半徑為1 m的情況下，張應變絕緣體上硅晶圓頂層Si中應力沿x、y、z方向的分布分別如圖2(a)～(c)所示，其中x方向為垂直于彎曲面的方向，y方向為彎曲方向，z方向平行于彎曲面并與x方向垂直．由圖可見，其應力分布均勻，只有在壓桿處(外力施加處)出現了較大波動，這是圣維南效應所致．因此采用該方法制成的絕緣體上硅晶圓片完全可以應用到集成電路器件制造工藝中．

表1 單軸張應變絕緣體上硅頂層Si在不同彎曲半徑下各方向的應力

圖2(d)～(f)給出了在1.00 m、0.75 m和0.50 m彎曲半徑下張應變絕緣體上硅晶圓頂層Si沿y方向的應力分布．在 1.00 m 和 0.75 m 彎曲半徑下的應力分布比 0.50 m 彎曲半徑下的應力分布均勻，表明彎曲度越大，應力分布越不均勻．表1中給出了 1.00 m、0.75 m 和 0.50 m 彎曲半徑下單軸張應變絕緣體上硅晶圓4個位置點處的應力對比，由表可知，彎曲方向(y方向)的應力隨彎曲半徑的減小而增加．

圖2 單軸張應變絕緣體上硅頂層Si在1.00m彎曲半徑下各方向以及不同彎曲半徑下y方向的應力分布

圖3 4個點的選取位置示意圖

為了直觀地分析絕緣體上硅晶圓頂層Si上應力的分布，選取了如圖3所示的4個位置點處的應力數值，如表1所示．y方向(彎曲方向)與z方向的應力為正值，表明為張應力; 而x方向(垂直彎曲面)的應力值為負，說明x方向發生了相應的壓應變．與x和z方向的應力比較可知，沿著彎曲方向的應力最大，約為108量級．所以，在設計制作互補金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)器件與集成電路時，應選用y方向(彎曲方向)作為溝道方向．

圖4為單軸張應變絕緣體上硅中SiO2埋絕緣層在1.00 m彎曲半徑下沿不同方向以及不同彎曲半徑下y方向的應力分布．由圖可見，在 1.00 m 彎曲半徑下，SiO2埋絕緣層應力沿x、y、z方向的應力分布與單軸張應變絕緣體上硅晶圓頂層Si應力

圖4 單軸張應變絕緣體上硅中SiO2埋絕緣層在1m彎曲半徑下不同方向以及不同彎曲半徑下y方向的應力分布

分布類似，只是在數值上較小，這是因為SiO2埋絕緣層和頂層Si一樣，都處于中性面之上．在 1.00 m、0.75 m 和 0.50 m 彎曲半徑下，SiO2埋絕緣層y方向的應力分布也與圖2所示的頂層Si在不同彎曲半徑下y方向的趨勢相同，即應力隨彎曲半徑的減小而增加，而應力的均勻性卻隨彎曲半徑的減小而降低．

2.2 壓應變絕緣體上硅晶圓應力與應變分布

同樣，對壓應變下絕緣體上硅晶圓頂層Si應力分布進行了模擬，發現其應力分布趨勢與單軸張應變的應力分布一致．表2給出了不同彎曲半徑下單軸壓應變絕緣體上硅晶圓頂層Si的4個點位置處的應力情況．y方向(彎曲方向)的應力為負值，表明為壓應力; 而x方向的應力值為正，說明x方向發生了相應的張應變; 與x和z方向的應力相比，沿著彎曲方向的應力最大，約為107量級．與張應變的情況類似，在 1.00 m、0.75 m 和 0.50 m 彎曲半徑下，單軸壓應變絕緣體上硅晶圓頂層Si的y方向的應力分布也遵循相同的規律，即應力的大小及其分布的不均勻性隨彎曲半徑的減小而增加，如表2中結果所示．

表2 單軸壓應變絕緣體上硅頂層Si在不同彎曲半徑下各方向的應力

圖5是單軸壓應變絕緣體上硅中SiO2埋絕緣層在1.00 m彎曲半徑下不同方向以及 1.00 m、0.70 m 和 0.50 m 彎曲半徑下y方向的應力分布，其分布趨勢與相同條件下單軸張應變絕緣體上硅晶圓SiO2埋絕緣層的分布趨勢一致．而由圖5(d)～(f)可見，在 1.00 m、0.75 m 和 0.50 m 彎曲半徑下，單軸壓應變絕緣體上硅晶圓SiO2埋絕緣層沿y方向的應力分布同樣遵循應力隨彎曲半徑的減小而增加、應力的均勻性卻隨彎曲半徑的減小而降低的規律．

圖5 單軸壓應變絕緣體上硅中SiO2埋絕緣層在1.00m彎曲半徑下不同方向以及不同彎曲半徑下y方向的應力分布

3 ANSYS結果與光纖光柵測試結果對比

為了驗證應力有限元模型的準確性和應力計算的準確性，在5.3℃下進行了單軸應變絕緣體上硅晶圓應力的光纖光柵實驗．根據胡克定律，若沿光纖平行的方向施加拉力F，光纖產生的軸向應變為

εz=(1/E) (F/S) ,

(1)

其中，E為光纖的楊氏模量，S為光纖截面積．而均勻軸向應變引起的波長漂移為

ΔλB/λB=(1-Pe) εz=k εz ,

其中，Pe為光纖的彈性光學系數；k=0.784，為波長變化的應變靈敏度系數．采用光纖光柵法，可以精確測量彎曲狀態下單軸應變絕緣體上硅晶圓的應力．

考慮到單軸應變絕緣體上硅晶圓的對稱性，選取了1/4晶圓的4個測試點，其中1、2、3號測試點的光纖光柵沿彎曲方向粘貼，4號測試點的光纖光柵則與應變分析呈45°角，如圖6所示．

采用微光SM125型光纖光柵解調儀測試樣品，光纖截面直徑為 125 μm，楊氏模量E為 72 GPa．測試計算結果如表3所示．由表3可知，單軸張應變絕緣體上硅晶圓應力分布的光纖光柵實驗計算結果與其ANSYS模擬結果基本一致．并且從表中可以發現，測試點1、2、3處的應力大小依次減小．這是由于點1和點2相比，對應測試點上沿直徑方向的尺寸減小，使需要產生相同彎曲半徑所需的彎曲力矩降低; 點1和點3相比，點3處于晶圓邊緣，晶圓外側區域很小，相應產生相同彎曲半徑時對點3的作用力也更小; 而點4處利用光柵光纖法測試所得結果為晶圓彎曲方向及其垂直方向上應力的矢量和，由于單軸應變垂直方向上的應力很小，導致該方向上的應力最小．

表3室溫下不同彎曲半徑下張應變絕緣體上硅晶圓光纖光柵實驗測試結果與計算結果

彎曲半徑/m測試點未應變波長/nm應變波長/nm應變計算值/10-6ANSYS模擬結果/10-61.0011543.99361544.4489376.038121541.23911541.6064304.029631532.31761532.7605369.021241541.27371541.4818172.01690.7511543.99931544.5132424.543321541.24461541.6773358.133631532.32501532.8255416.624241541.27811541.5253204.62000.5011544.00151544.7196593.260221541.24611541.9141552.856031532.32721533.0476599.740041541.28051541.5754244.0241

4 結 束 語

根據彈性力學理論和絕緣層上單軸應變硅的工藝原理，筆者提出并建立了晶圓級單軸應變絕緣體上硅的有限元模型，對單軸應變絕緣體上硅晶圓的張應力和壓應力的分布及變化趨勢進行了系統的計算與分析．ANSYS模擬結果表明，在同樣彎曲半徑下，彎曲方向的應力最大，而垂直彎曲面方向的應力最小，且應力性質相反．因此，可將彎曲方向作為互補金屬氧化物半導體器件的溝道方向; 而在不同彎曲半徑下，應力隨彎曲半徑的減小而增加，但應力分布的均勻性卻隨彎曲半徑的減小而降低．同時，單軸張應變絕緣體上硅晶圓應力分布的光纖光柵測試結果顯示，其與ANSYS模擬結果基本一致，說明了文中模型的正確性與模擬結果的準確性．

參考文獻：

[1] CHEN B W, CHANG T C, HUNG Y J, et al. Impact of Repeated Uniaxial Mechanical Strain on P-type Flexible Polycrystalline Thin Film Transistors[J]. Applied Physics Letters, 2015, 106(18): 183503.

[2] 戴顯英, 王琳, 楊程, 等. 機械致單軸應變SOI晶圓的制備[J]. 西安電子科技大學學報, 2012, 39(3): 209-212.

DAI Xianying, WANG Lin, YANG Cheng, et al. Fabrication of the Uniaxial Strained SOI Wafer by Mechanical Bending[J]. Journal of Xidian University, 2012, 39(3): 209-212.

[3] DING Y J, CHENG R, ZHOU Q, et al. Strain Engineering of Ultra-thin Silicon-on-insulator Structures Using Through-buried-oxide Ion Implantation and Crystallization[J]. Solid-State Electronics, 2013, 83: 37-41.

[4] BESNARD G, GARROS X, ANDRIEU F, et al. Superior Performance and Hot Carrier Reliability of Strained FDSOI nMOSFETs for Advanced CMOS Technology Nodes[J]. Solid-State Electronics, 2015, 113: 127-131.

[5] DAI X Y, JI Y, HAO Y. A Growth Kinetics Model of Rate Decomposition for Si1-xGexAlloy Based on Dimer Theory[J]. Chinese Physics B, 2014, 23(1): 284-288.

[6] 戴顯英, 郭靜靜, 邵晨峰, 等. CFD模擬RPCVD的正交法優化設計與分析[J]. 西安電子科技大學學報, 2013, 40(4): 72-78.

DAI Xianying, GUO Jingjing, SHAO Chenfeng, et al. Orthogonal Optimal Design and Analysis of RPCVD Simulation by CFD[J]. Journal of Xidian University, 2013, 40(4): 72-78.

[7] COQUAND R, CASSE M, BARRAUD S, et al. Strain-induced Performance Enhancement of Trigate and Omega-gate Nanowire FETs Scaled Down to 10-nm Width[J]. IEEE Transactions on Electron Devices, 2013, 60(2): 727-732.

[8] SHAO R W, GAO P, ZHENG K. The Effect of Tensile and Bending Strain on the Electrical Properties of p-type110Silicon Nanowires[J]. Nanotechnology, 2015, 26(26): 265703.

[9] HIMCINSCHI C, RADU I, MUSTER F, et al. Uniaxially Strained Silicon by Wafer Bonding and Layer Transfer[J]. Solid-State Electronics, 2007, 51(2): 226-230.

[10] DAI X Y, SHAO C F, HAO Y. Uniaxially Strained Silicon on Insulator with Wafer Level Prepared by Mechanical Bending and Annealing[J]. Applied Physics Express, 2013, 6(8): 081302.

Stresscalculationandanalysisofuniaxiallystrainedsiliconontheinsulator

MIAODongming1,2，DAIXianying1,2，WUShujing1,2，ZHAOTianlong1,2，SHAOChenfeng1,2，HAOYue1,2

(1. School of Microelectronics, Xidian Univ., Xi’an 710071, China; 2. State Key Lab. of Wide Bandgap Semiconductor Technology Disciplines, Xidian Univ., Xi’an 710071, China)

In order to study the wafer level uniaxial strained silicon insulation layer on the stress distribution and variation trend, a uniaxial strained SOI wafer is successfully fabricated by annealing in SOI mechanical bending at the wafer level, with the advantages of low cost and simple process. On this basis, the stress of mechanical induced uniaxially strained SOI wafers in various directions under different bending radii is simulated with ANSYS, and the results show that the stress along the bending direction, which is suitable for the channel of the COMS device, is much larger than that perpendicular to the bending direction. Also, the stress significantly increases and the uniformity of the stress distribution decreases with the decrease of bending radii. The stress distribution of the uniaxially strained SOI obtained by the optical fiber grating measurement is in good agreement with the ANSYS simulation results.

mechanical bending annealing; wafer level uniaxial strain; silicon on insulator; stress distribution; finite element analysis

2017-06-28

時間：2017-09-18

國家部委重點基金資助項目(9140A08020115DZ01024)；高等學校學科創新引智計劃資助項目(B12026)

苗東銘(1986-), 男，西安電子科技大學博士研究生, E-mail: miaodongming@126.com．

戴顯英(1961-), 男，教授, E-mail: xydai@xidian.edu.cn．

http://kns.cnki.net/kcms/detail/61.1076.TN.20170918.1006.002.html

10.3969/j.issn.1001-2400.2018.01.029

TN30405;O35

A

1001-2400(2018)01-0162-06

(編輯： 郭 華)