胡森森**,陳皇吉
(1.重慶工商大學 電子商務系,重慶400067;2.中國西南電子技術研究所,成都610036)
William J. Dally提出采用片上網絡(Network-on-Chip,NoC)連接多個處理器核芯,并采用路由和分組交換技術進行數據通信,使得片上網絡開始成為計算機系統結構領域中的一個研究熱點[1]。片上網絡成功地實現了多核系統的計算功能與通信功能的分離。在片上網絡拓撲結構方面,研究人員提出了多種拓撲結構,如二維環網(Ring)、二維Mesh和二維Torus等結構。片上網絡的拓撲結構不僅決定了節點和鏈路的物理布局,而且緊密耦合著構建在其上的路由算法、流量控制等機制和策略[2]。
另一方面,目前主流的瓦片結構(Tile)的多核處理器設計中,大容量的Cache被劃分成多個小的Bank(或者Slice),并以二維Mesh的拓撲結構分布在片上網絡中。因此,處理器對各個Bank的訪問延遲會因物理拓撲距離的差異,造成非一致 Cache 訪問現象(Non-uniform Cache Access,NUCA)[3-4]。在對片上網絡中的流量研究發現,網絡流量由請求消息和應答消息交織在一起,處理器核與處理器核之間(Core-Core)、處理器與緩存之間(Core-Cache)的數據流量存在巨大的差異。在核間通信中,請求消息占絕大多數,數據流量小,而在處理器與緩存通信中占絕大多數的是應答消息,需要承載大量的緩存數據的讀/寫,數據流量大。因此,處理器核的不同通信模式需要不同的的網絡帶寬來降低網絡延遲,提高網絡吞吐量,從而提高通信效率。
本文探討了將傳統的片上網絡分離為雙片上網絡的設計,即核間通信網絡和片上存儲網絡,分別用于核間通信和核-緩存之間的通信。……