一種能改善DDS輸出精度的技術

屈八一， 米 婕， 陳瑞潔， 董紹峰， 陳曉龍， 周 渭

(1. 長安大學 信息工程學院，陜西 西安 710064；2. 西安電子科技大學 機電工程學院，陜西 西安 710071)

直接數字式頻率合成技術(Direct Digital Synthesizer，DDS)是一種廣泛應用的頻率合成技術．它具有很多優勢，例如，變頻速度快、頻率分辨率高等特點．目前國內外針對DDS的主要研究內容是提高DDS的運行頻率，降低輸出信號的雜散和噪聲，研制能輸出多種信號的DDS芯片等方面，也有關于DDS理論的研究工作[1-4]．DDS的尾數頻率是一個基本問題，產生尾數頻率的原因是頻率控制字只能是整數，而實際計算出來頻率控制字往往帶小數[5-6]．若要輸出高準確度的點頻[7-9]，小數部分的影響會使得合成器輸出的頻率和理論值之間存在差異．雖然直接數字式頻率合成技術已廣泛應用，但是關于消除其尾數頻率方面的工作研究甚少．尾數頻率沒有被重視的一個原因是大量用到直接數字式頻率合成技術的場合，它不影響其應用，例如在跳頻通訊中; 另外，很多人認為以目前DDS的頻率分辨率，實用中只要微調DDS的參考源的頻率，便能由該DDS輸出一個精準頻率[5]．這個觀點雖然是正確的，但是在原子頻標的頻率鏈中采用直接數字式頻率合成器將會產生一個系統誤差，若設計的是二級頻標，這個系統誤差則通過校準可以消除，但是對于一級頻標，要消除這個系統誤差需要大量的精密測量[10-12]．若是能直接消除上述尾數頻率，則很有價值．文中依據輸出理論頻率和實際頻率的相位差變化規律，對實際信號進行相位修正，實現了一種無尾數的直接數字式頻率合成技術，即可輸出精確頻率的直接數字式頻率合成技術．由于技術方案中的附件電路都是數字電路，因此具有能在芯片上集成的優勢．該技術與ADI公司在AD9913中采用的基于附加累加器來擴展頻率控制字位數的方法比較[6]，在理論上不制約DDS內核的速度．

1 無尾數頻率的直接數字式頻率合成理論

DDS的輸出頻率f0、參考時鐘頻率fc、相位累加器的長度N以及頻率控制字K之間的關系為

f0=Kfc2N．(1)

為消除DDS尾數頻率的影響，首先利用式(1)求得頻率控制字K．設K為K下取整的數據，控制頻率控制字為K時的持續時間為t1，控制頻率控制字為K+1時的持續時間為t2，設t=t1+t2，設時間t內輸出信號的平均頻率f0，依據頻率的定義即頻率為單位時間內完成的周期性變化的次數有時間t內輸出信號的平均頻率

(2)

可見只要Kt1+K+1t2t=K,(3)

則輸出信號的平均頻率就等于擬產生的理想頻率．

對式(3)化簡可得，只要滿足:

t2t=K-K,(4)

即，t2t=t2(t1+t2)，等于用式(1)求得的頻率控制字的小數部分，輸出信號的平均頻率就等于擬產生的理想頻率．

2 實現方案設計

設計了兩種方案來實現．

方案1 基于單片機的控制實現DDS模塊的頻率，控制字在K和K+1 按一定規律變化的方案，其原理框圖如圖1所示．圖中的頻率變換模塊用于對外部參考源信號fREF進行處理，其輸出是單片機的時鐘信號fMCU和DDS模塊的時鐘信號fc．利用單片機中的計數器對fMCU計數實現發送給DDS模塊的頻率控制字在K和K+1 之間交替變換．利用鍵盤實現對DDS模塊輸出頻率值的設定，顯示模塊的作用是顯示DDS模塊輸出信號的一些信息．

圖1 基于方案1改善DDS輸出信號的頻率準確度的原理框圖

圖2 基于方案2改善DDS輸出信號的頻率準確度的原理框圖

方案2 將直接對DDS技術中的相位累加過程進行控制以使得頻率控制字能在K和K+1 之間快速交替變換．方案如圖2所示，主控單片機依據輸出頻率值計算出頻率控制字K并依據K的小數部分設計出一組數據．移位寄存器對設計的數據進行移位操作，每來1個時鐘周期，移位寄存器將輸出1位．上述移位寄存器、N相位累加器、N位累加寄存器等都將在現場可編程門陣列(Field Programmable Gate Array，FPGA)中實現．寫入隨機存取存儲器(Random Access Memory，RAM)的數據的產生方法如下: 設fc= 100 MHz，f0= 10.23 MHz，當采用圖2方案時，希望在 10 000 個時鐘周期fc內能移出 8 912 個0和 1 088 個1，由于 8 912= 1 088× 8+208，因此送給移位寄存器的基本數據的低9位可以是 000000001b，但若全部都是該數據，則在 10 000 個時鐘周期fc內少了208個1，可以在后面的208個字空間中寫入的數據的低9位是 000010001b．設計的數據的高7位全部補零，高7位對移位結果無影響，因為只有低9位數據接入后級移位寄存器，移位寄存器完整移出一個數據需要9個時鐘周期．可以計算出分別寫 000000001b 和 000010001b 的地址范圍．由于 10 000/ 9= 1 111.11，需要的RAM空間的大小為 1 111 個字，若從0地址開始順序寫入，則寫入 000000001b 的地址范圍為0至902，寫入 000010001b 的地址范圍為903至 1 110．

3 性能分析

由式(1)計算出的頻率控制字往往是無理數．為了便于實現，實際中只考慮小數部分的前4位．因此采用上述方法能將DDS中尾數頻率的影響減小至 1/104，但并沒有完全消除尾數頻率的影響．其次，采用文中所述方法獲得的輸出信號不是傳統意義上的單一頻率信號．輸出信號的頻率在兩個頻率之間的跳變使得輸出信號的頻譜很復雜．但由于上述兩個頻率之間的頻差非常小，且跳變的速度非常快，特別是采用方案2時，頻率的跳變往往在幾個時鐘周期內就發生一次，這使得輸出信號和單一頻率信號幾乎無差別．下面對文中所述方法給輸出信號造成的相位抖動進行計算和分析．

設上述兩信號的頻率分別為f1和f2且f1≈f2，設它們在時間τ內的累積相位差為Δφ(τ)，累積相位時差為Δt(τ)，則

(5)

而Δφ(τ)=2πΔt(τ)．累積相位差Δφ(τ)和累積相位時差Δt(τ)呈線性關系．設計算出的頻率控制字的小數部分有很多位，小數部分的前4位對應的數字為M，在 10 000 個時鐘信號fc的周期內，控制頻率控制字為K時的持續時間為 10 000-M個時鐘周期，控制頻率控制字為K+1 時的持續時間為M個時鐘周期，如此，則在上述 10 000 個時鐘信號fc的周期內，輸出信號的平均頻率基本等于擬產生的理想頻率，而輸出信號和理想輸出的最大相位抖動出現在 (10 000-M)fc時刻，基于式(1)和式(5)，可求得最大相位抖動為

若采用的頻率控制為48位，設輸出頻率為10 MHz，則由式(6)可得上述最大相位抖動為 3.55×10-18s．采用方案2時，控制輸出頻率值的頻率控制字在K和K+1 之間能以更快的速度變化，因此輸出信號的最大相位抖動比由式(6)計算出的結果更小，即輸出信號的頻率穩定性和頻譜純度也將更好．目前時頻領域中，若輸出信號相位抖動小于 0.1 ps 以上，則能滿足大多數應用的需求．

方案1和方案2比較，方案1較容易實現和實驗．理論上，采用方案2獲得的輸出信號的頻率穩定性和頻譜純度將更好，因為采用方案2時控制輸出頻率值的頻率控制字能以更快的速度在K和K+1 之間變化．方案2更具有實用價值，因為它可以被用于對DDS芯片的改進設計中．方案2中相比較傳統DDS芯片增加的硬件電路當研究成熟時完全可以做到DDS芯片上．

圖3 基于方案1的實驗框圖

4 實驗結果和分析

4.1 實驗設計

對方案1進行了實驗，以檢驗方案的正確性并測試上述控制及附加電路對DDS頻率合成器輸出信號的影響．主要檢測輸出信號的頻率準確度、單邊帶相位噪聲及頻率穩定度．實驗框圖如圖3所示．讓AD9852模塊分別按傳統方法和方案1描述的方法輸出10.23MHz，測量并記錄上述指標．實驗中對單邊帶相位噪聲和頻率穩定度的測量由TSC 5125A完成，其參考源為HP8662輸出的 10 MHz 參考信號; 對頻率準確度的測量采用Agilent 53132A完成，采用了時差法求輸出信號的頻率誤差[9]，53132A的參考源也為HP8662輸出的 10 MHz 參考信號，取樣時間長度為3天．

4.2 實驗結果和分析

傳統方法獲得的10.23 MHz的單邊帶相位相位噪聲如圖4(a)所示，其頻率穩定度見表1中的數據，頻率誤差為 -3.81×10-15，它與理論計算結果基本相等．由方案1獲得的 10.23 MHz 單邊帶相位相位噪聲如圖4(b)所示，其頻率穩定度見表1中的數據，頻率誤差為零．采用時差法測頻率誤差時存在一定的誤差，且會受到Agilent 53132A分辨率的影響．采用方案1獲得的 10.23 MHz 的頻率誤差為零．因為在3天的取樣時間內，若 10.23 MHz 的頻率誤差非常小，它生成的 1 PPS 信號和 10 MHz 基準信號的累積相位誤差非常小，小于Agilent 53132A的分辨率，因此獲得了頻率誤差為零的測量結果．可見采用方案1獲得的 10.23 MHz 的頻率誤差非常小，遠小于傳統方法獲得的輸出信號的頻率誤差，同時測量結果表明采用方案1時，對輸出信號的相位噪聲指標和頻率穩定度指標基本無影響，這符合理論分析結果．因為DDS跳頻過程中引起的最大相位抖動非常小， 跳頻速度又非常快， 產生的輸出信號的最大相位抖動遠小于皮秒量級， 使得整個跳頻過程對輸出信號的影響基本可以忽略．這證明了方案1的正確性和有效性．文中未對方案2的進行驗證．由于采用方案2時頻率控制字在K和K+1 之間能以更快的速度變化，輸出信號的最大相位抖動更?。虼丝纱_信方案2的正確性和有效性．

圖4 兩種方法獲得的10.23 MHz的相噪曲線

頻率穩定度傳統方法輸出10.23MHz方案1描述的方法輸出10.23MHz1ms級頻率穩定度5.45×10-105.47×10-1010ms級頻率穩定度6.86×10-106.83×10-10100ms級頻率穩定度6.50×10-116.47×10-111s級頻率穩定度8.20×10-128.00×10-1210s級頻率穩定度4.60×10-124.60×10-1220級頻率穩定度3.80×10-123.90×10-12

5 結 束 語

在直接數字式頻率合成技術中，通過控制頻率控制字在兩個相鄰整數值K和K+1之間快速且規律的跳變的方法，能很好地解決直接數字式頻率合成技術中存在的由于對頻率控制字取整造成的實際輸出頻率和擬產生頻率有微小差異的問題．文中設計了兩套實現方案并對其中之一進行了實驗，實驗結果表明，設計的方案正確且有效，能比較容易地將原尾數頻率的影響減小至 1/104，且對獲得的輸出信號的相位噪聲指標和頻率穩定度指標幾乎無影響．該技術在時頻測控領域及DDS芯片的改進研究中有一定的參考價值和實用價值．

[1] ZHAO Z Y, LI X Y, CHANG W G. LFM-CW Signal Generator Based on Hybrid DDS-PLL Structure[J]. Electronics Letters, 2013, 49(6): 381-382.

[2] ZHOU Z H, LA RUE G S. A 12-bit Nonlinear DAC for Direct Digital Frequency Synthesis[J]. IEEE Transactions on Circuits and Systems Ⅰ: Regular Papers, 2008, 55(9): 2459-2468.

[3] AVITABILE G, CANNONE F, VANIA A. Phase Shifter Based on DDS-driven Offset-PLL[J]. Electronics Letters, 2006, 42(25): 1438-1439.

[4] GHOSH M, CHIMAKURTHY L S J, DAI F F, et al. A Novel DDS Architecture Using Nonlinear ROM Addressing with Improved Compression Ratio and Quantization Noise[C]//Proceedings of the 2004 IEEE International Symposium on Circuits and Systems. Piscataway: IEEE, 2004: II705-II708.

[5] 劉馬良, 朱樟明, 郭旭龍, 等. 一種4路內插CORDIC的14位吉赫茲DDS IP核[J]. 西安電子科技大學學報，2013, 40(6): 62-66.

LIU Maliang, ZHU Zhangming, GUO Xulong, et al. 4 Channel Interpolated 14 bit High Speed CORDIC DDS IP Core[J]. Journal of Xidian University, 2013, 40(6): 62-66.

[6] 張俊安, 李廣軍, 張瑞濤, 等. 單片直接數字頻率合成器產品發展綜述[J]. 微電子學, 2015, 45(5): 676-680.

ZHANG Jun’an, LI Guangjun, ZHANG Ruitao, et al. An Overview of Direct Digital Frequency Synthesizer IC[J]. Microelectronics, 2015, 45(5): 676-680.

[7] de CARO D, STROLLO A G M. High Performance Direct Digital Frequency Synthesizers Using Piecewise Polynomial Approximation[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2005, 52(2): 324-337.

[8] 屈八一, 宋煥生, 周渭, 等. 一種新型不同頻直接鑒相的鎖相環[J]. 西安電子科技大學報, 2014, 41(2): 172-177.

QU Bayi, SONG Huansheng, ZHOU Wei, et al. Novel Phase Locked Loop with Direct Phase Detection for Two Frequency Different Signals[J]. Journal of Xidian University, 2014, 41(2): 172-177.

[9] LANGLOIS J M P, AL-KHALILI D. Phase to Sinusoid Amplitude Conversion Techniques for Direct Digital Frequency Synthesis[J]. IEE Proceedings: Circuits, Devices and Systems, 2004, 151(6): 519-528.

[10] GALLEANI L, TAVELLA P. Robust Detection of Fast and Slow Frequency Jumps of Atomic Clocks[J]. IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control, 2017, 64(2): 475-485.

[11] ZHAN L, LIU Y, YAO W, et al. Utilization of Chip-scale Atomic Clock for Synchrophasor Measurements[J]. IEEE Transactions on Power Delivery, 2016, 31(5): 2299-2300.

[12] 白麗娜, 周渭, 都倩倩, 等. 一種新穎的銫原子鐘頻率信號處理的線路技術[J]. 西安電子科技大學學報, 2015, 42(2): 71-76.

BAI Lina, ZHOU Wei, DU Qianqian, et al. Novel Cesium Atomic Clock Frequency Signal Processing Circuit Technology[J]. Journal of Xidian University, 2015, 42(2): 71-76.