一款12 Bit 1 GS/s射頻采樣的流水線模數轉換器設計

史帥帥，唐 鶴，武 錦，王 卓，張 波

（1.電子科技大學，成都 610054；2.中國科學院微電子研究所，北京 100029）

1 引言

高速高精度是數模轉換器（A/D converters）未來發展不可逆轉的趨勢。在無線通信應用中，使用高速高精度ADC能夠使通信基站擁有更加廣泛的蜂窩網絡覆蓋范圍，更強的用戶量承載能力，也在一定程度上簡化了無線通信系統的設計。一般來說，更高采樣速率的ADC有更大帶寬，可以簡化前端的抗混疊濾波器，具有更高的靈活性。另外，射頻采樣可以降低系統的設計成本，同時提高系統整體性能和效率。

實現吉赫茲采樣速率的ADC通常使用時間交織架構。然而這種架構存在通路之間的失調以及增益時序帶寬不匹配的問題，這些問題也限制了數模轉換器的性能和用途。雖然失調和增益的失配可以被有效校準，但是通道間時序和帶寬的失配影響仍然是限制高頻輸入頻率下ADC性能的主要因素[1]。

另外，流水線數模轉換器結構已經被證明是高速高性能ADC很好的選擇。但是，用流水線結構來實現12 Bit 1 GS/s的ADC仍然需要面對一些挑戰。要在很短的時間內完成采樣，需要更快的比較器，運放的建立時間也很緊張，出現了一系列實現高速高精度ADC將會遇到的問題。在先進的40 nm CMOS工藝下，器件的截止頻率高達300 GHz，但是本征增益和輸出電阻方面表現很差。在低電源電壓下（1.2 V），使用傳統的高增益高帶寬的運算放大器來實現高速高精度的ADC是不可能的。

本文采用無采樣保持放大電路（SHA-less），帶正反饋電容的低增益高帶寬高線性度的運放，并結合片外數字校準來實現一款12 Bit 1 GS/s的流水線ADC。……