刻蝕深度對GaN基微尺寸LED芯片RC特性的影響

楊倬波， 黃華茂,2， 施 偉， 王 洪,2*

(1. 華南理工大學電子與信息學院 廣東省光電工程技術研究開發中心， 廣東 廣州 510640；2. 廣州現代產業技術研究院, 廣東 廣州 511458)

1 引 言

近年來，基于GaN的發光二極管(Light-emitting diode,LED)廣泛應用于商業照明中。此外，與傳統光源相比，白光LED除了發光效率高、壽命長外，還具有更高的調制帶寬、調制性能好、響應靈敏度高的優點。基于GaN基LED的這些特點，可以將信號調制到LED發出的可見光上進行傳輸，在兼顧照明的同時組成可見光無線通信系統(Visible light communication,VLC)[1-3]。 在VLC中使用LED作為發射器的想法在2000年日本首次提出[4]，并仿真了利用LED照明燈作為通信基站進行信息無線傳輸的室內通信系統。 因此，除了高發射效率之外，大的調制帶寬成為VLC發展的重要目標[5-8]。

LED的調制帶寬和器件電阻R與器件電容C的乘積RC時間常數有關[9-11]。為了增加LED的調制帶寬，大量的研究工作集中在優化LED結構的設計以減小電容C，使得器件的RC時間常數可以減小[7,12]。朱石超等采用倒裝平行微尺寸LED陣列發現，當電流密度大于1 500 A/cm2時RC時間常數成為限制LED調制帶寬的關鍵因素[13]。Liao等將LED臺面直徑從200 μm減小到75 μm,在50 mA的電流注入下，RC時間常數從313.5 ps減小到69.6 ps，而-3 dbB帶寬從70 MHz增加到463 MHz[14]。類似地，Lin等將LED正方形臺面邊長從300 μm減小到60 μm，RC時間常數從1 342 ps減小到135 ps,而其-3 dbB帶寬從14.6 MHz增加到42.9 MHz[7]。具有小臺面的微尺寸LED可以有效地降低RC時間常數。但是通過減小器件的尺寸設計來降低RC時間，從而改善LED調制帶寬，其光輸出功率也會下降，這樣的結果不利于在VLC的應用。因此采取微尺寸LED陣列的形式，如線性級聯陣列[15]和可尋址陣列[13,16-18]。然而，微尺寸LED陣列像素間的刻蝕深度將影響到LED器件的光電性能。Wu等研究發現刻蝕到藍寶石襯底，可以減小寄生電容[19]。Ricardo等將像素間的隔離槽刻蝕到藍寶石襯底，以此來減小每個像素的電容，從而提高LED的調制帶寬[20]。Ludovic等的研究也發現，如果隔離溝槽沒有刻蝕到藍寶石襯底，將引起LED像素間的串擾，從而降低LED的光提取效率[21]。

目前，關于隔離溝槽的刻蝕深度對LED 器件RC特性影響的研究還比較少，尚未有人系統地研究隔離溝槽刻蝕深度對LED電阻電容特性的影響，因此本文通過制備3種不同隔離槽刻蝕深度的微尺寸LED芯片，討論刻蝕深度對微尺寸LED芯片的電流電壓特性、電阻、電容和RC時間常數的影響，這項研究將有助于GaN基LED的進一步設計，提升在VLC應用中的器件性能。

2 實 驗

本文中研究的結構通過金屬有機化合物化學氣相沉淀(MOCVD)在c平面藍寶石襯底上外延生長。外延結構最底層是圖形化藍寶石襯底，襯底上面是4 μm的非任意摻雜的u-GaN,中間是100 nm的 InGaN/GaN 多量子阱(MQWs)夾在上是200 nm Mg摻雜的p型GaN和下是2 μm厚的Si摻雜的n型GaN層之間組成。制備工藝如圖1所示。首先，使用電子束蒸鍍厚度為120 nm 的氧化銦錫(ITO)作為透明導電層，在O2氣氛、溫度550 ℃條件下快速退火30 s以提高ITO的透光率，并采用濕法腐蝕形成ITO圓盤；其次，使用感應耦合等離子體(ICP) 刻蝕制備n-GaN臺面結構(Mesa)，深度約為1.25 μm；接著，分別制備僅有Mesa刻蝕、刻蝕至u-GaN和刻蝕完全到藍寶石襯底3種不同深度的隔離槽(Isolation，ISO)，然后使用等離子增強化學氣相沉積(PECVD) 制備厚度為1 000 nm 的SiO2作為鈍化層(Passivation，PV)；最后，使用電子束蒸鍍Cr /Pt/Au 金屬薄膜，厚度為50/50/1 000 nm，采用剝離技術制備p電極和n電極。最后制備完成的芯片單元如圖1所示，芯片呈圓盤型，陽極是位于圓盤中心的小圓盤，陰極是位于圓盤邊緣的圓環，并刻蝕隔離芯片單元如圖2所示。 圖2(a)是ISO刻蝕到藍寶石襯底的有源層直徑為120 μm的整體芯片掃描電子顯微鏡(SEM)照片。圖2(b)～(d)分別是僅有Mesa刻蝕、刻蝕至u-GaN和刻蝕完全到藍寶石襯底3種不同深度的隔離槽芯片側壁SEM圖。

圖1 微尺寸芯片制備工藝

圖2 (a)隔離槽刻蝕到寶石襯底有源層直徑為120 μm的整體芯片俯視SEM圖；(b)僅有Mesa刻蝕的側面SEM圖；(c)刻蝕至u-GaN(約1.8 μm)的側面SEM圖；(d)刻蝕到藍寶石襯底的側面SEM圖。

Fig.2 (a)Top view of SEM images of chip with 120 μm Mesa size and completely etched to sapphire substrate. (b)Cross-sectional SEM image of only Mesa etched. (c)Cross-sectional SEM image of the chip etched to u-GaN(about 1.8 μm).(d)Cross-sectional SEM image of the chip completely etched.

圖3 微尺寸芯片的 I-V曲線(a)和I-P曲線(b)

制備完成后，微尺寸芯片的電學性能和光學性能如圖3所示。若45 mil×45 mil的芯片注入電流為350 mA亦即電流密度為26.79 A/cm2時，對于同樣的電流密度，圖3所示的芯片尺寸直徑為60 μm的注入電流為3.031 mA，電壓約為2.96 V，圖3(a)插圖顯示該注入電流下芯片的工作狀態。對應的圖3(b)插圖為注入電流為120 mA下芯片的工作狀態。

3 結果與討論

試驗制備了僅有Mesa刻蝕的樣品SMesa、刻蝕至u-GaN樣品Su-GaN和刻蝕完全到藍寶石襯底的樣品Ssap。并以此為基礎相應地制備有源層直徑分別為60，80，100，120，140，160 μm的6種微尺寸芯片。采用電致發光測試儀(EL)測試不同刻蝕深度下各芯片的電壓、電阻和變壓下電容的特性。討論刻蝕深度對微尺寸LED芯片的電學特性和RC時間常數的影響。

圖4展現了不同刻蝕深度下不同芯片尺寸的J-V特性。為了比較不同尺寸的芯片，圖4比較的是電流密度，而不是電流，并選取飽和光功率對應的電流密度為最大值。從J-V特性可以觀察到，在相同刻蝕深度下，芯片尺寸越小，能承受的電流密度越大。如圖4(a)所示，60 μm下的最大飽和電流密度為6 363.2 A/cm2，120 μm最大飽和電流密度為2 122.1 A/cm2，而160 μm下的最大飽和電流密度僅為1 193.7 A/cm2。這是因為大電流注入下，芯片尺寸越大，電流分布的不均勻性越明顯，導致芯片發光不均勻使局部出現過熱，從而發光效率下降[22]致使最大飽和電流密度下降。而不同刻蝕深度下最大飽和電流密度的變化如圖4(d)所示。可以發現，隨著刻蝕深度的增加，飽和電流密度均呈現下降的趨勢。小尺寸相對于大尺寸飽和電流密度下降的幅度更加明顯，有源層直徑為60 μm下飽和電流密度從樣品SMesa的6 363.2 A/cm2下降到樣品Ssap的5 305.1 A/cm2，然而160 μm下降的幅度僅從1 193.7 A/cm2下降為1 044.5 A/cm2。這是因為在300 K下，n-GaN的熱導率約為200 W/(m·K)[23]，藍寶石的熱導率約為25 W/(m·K),而空氣是不良導熱體，導熱系數僅有0.03 W/(m·K)，隨著刻蝕深度的增大，隔離槽的導熱介質從未刻蝕的n-GaN最后變成導熱性能差的空氣和藍寶石，芯片的導熱性能降低，且在小尺寸下更明顯。

圖4 3種刻蝕深度的樣品SMesa(a)、Su-GaN(b)、Ssap(c)中不同尺寸的微尺寸芯片的J-V曲線以及3種樣品中不同尺寸最大飽和電流密度比較(d)。

Fig.4J-Vcurves of sample SMesa(a), Su-GaN(b), Ssap(c) with different chip sizes, and comparison of maximum saturation current densities of different sizes in three sample(d), respectively.

從J-V曲線提取差分電阻(Rdiff=dV/dI)。電流密度和差分電阻特性曲線J-Rdiff如圖5所示。可以發現，在相同刻蝕深度下，同一尺寸的芯片隨著電流密度的增加，其電阻逐漸降低。而同一電流密度下隨著芯片尺寸的增加，芯片的電阻下降。假設電流均勻分布在p-GaN中，那么串聯電阻可以通過以下公式估算

(1)

其中ρ是p-GaN的電阻率，d是厚度，D是有源層直徑，Rc是GaN和p型與n型接觸的接觸電阻。從公式(1)中可以發現串聯電阻和D-2成正比，意味著芯片尺寸越大，其電阻越低，和我們的實驗結果相符合。圖5(d) 展示出芯片尺寸為120 μm的不同刻蝕深度下的J-Rdiff曲線比較。我們可以看出，在小電流密度下,刻蝕深度對電阻的影響很小。當電流密度逐漸增大到350 A/cm2時，隨著刻蝕深度增大，芯片的導熱性能降低，芯片工作溫度升高，從而導致電阻下降。這也和上面的結論相符合。

圖5 3種刻蝕深度樣品SMesa(a)、Su-GaN(b)、Ssap(c)中不同尺寸的微尺寸芯片的J-Rdiff曲線以及芯片尺寸為120 μm的不同刻蝕深度下的J-Rdiff曲線比較(d)。

Fig.5J-Rdiffcurves of sample SMesa(a), Su-GaN(b), Ssap(c) with different Mesa sizes, and comparison of differential resistances of three samples with 120 μm Mesa size(d), respectively.

器件電容大小決定傳輸信號的延遲。我們采用安捷倫E4980A電容電壓特性測試儀對樣品進行C-V測量,其測量頻率為1 MHz。對于簡單的PN結電容來說，正向偏壓下，PN結的電容分為兩部分，一部分是由于勢壘區寬度隨外加電壓變化而變化引起的勢壘電容CT，另一部分是擴散的非平衡少子隨外加電壓變化而變化產生的擴散電容CD。而反向偏置情況下,由于p區、n區的少數載流子很少，負電壓的變化并未引起p區、n區中電荷產生多大的變化，此時電容效應主要產生于pn結邊界附近的耗盡層寬度的變化的勢壘電容CT。因此為排除擴散電容的影響，我們對樣品施加反向偏壓, 電壓從-10 V到0 V,獲得的電容隨電壓變化的曲線(C-V曲線)如圖 6所示。對于同一個刻蝕深度的芯片來說，電容隨著反向偏置電壓的增大而降低，同時電容隨著有源層直徑的增加而增加。這是由于在反向偏置下，勢壘電容CT類似于平板電容，其容值滿足下面的公式：

(2)

式中ε為絕緣層的相對介電常數,ε0為真空中的介電常數,A為平板電容的面積,W為絕緣層的厚度。當反向電壓增大時,耗盡層寬度增加,勢壘電容將減小。當有源層直徑的增大導致A增大時，勢壘電容將增大。通過圖6(d)比較不同刻蝕深度下的各尺寸芯片在-10 V偏置電壓下的電容發現，隨著刻蝕深度的增加，其電容逐漸降低，這是因為深刻蝕工藝對刻蝕表面造成刻蝕損傷，致使p-GaN提供空穴的能力下降，耗盡層寬度增加,勢壘電容將減小。并且大尺寸相對于小尺寸電容下降的幅度更加明顯，在有源層直徑為160 μm下電容從樣品SMesa的12.25 pF下降到樣品Ssap的7.63 pF，而60 μm下降的幅度僅從4.81 pF下降為3.84 pF。

圖6 3種刻蝕深度SMesa(a)、Su-GaN(b)、Ssap(c)中不同尺寸的芯片在1 MHz下的C-V曲線以及芯片尺寸為120 μm的不同刻蝕深度下-10 V的電容曲線比較(d)。

Fig.6 Capacitanceversusreverse bias (C-V) for sample SMesa(a), Su-GaN(b), Ssap(c) with different Mesa sizes, and comparison of capacitance of three samples at -10 V(d), respectively.

RC時間常數是影響芯片調制帶寬的重要評判參數。通過從不同刻蝕深度下提取各尺寸芯片在-10 V偏置電壓下的電容和相應J-Rdiff曲線得到圖7 中J-RdiffC特性曲線圖。圖7(a)～(c)顯示了3種刻蝕深度不同尺寸的RC時間常數變化。可以看出，在同一刻蝕深度下和較小電流密度下，尺寸大小對RC常數變化差異不是很大，這是因為隨著尺寸增加，雖然其電阻會減小，但其電容增大。然而隨著尺寸的減小，其相應最大飽和電流密度下的RC時間常數逐漸減小。同時RC時間常數整體的趨勢隨著電流密度的增大而下降，這就意味著如果需要維持較小RC時間常數就需要在較大的電流密度下，這方面小尺寸的芯片有著天然的優勢。圖7(d)展示不同刻蝕深度下有源層直徑為120 μm的RC時間常數隨電流密度的變化，可以看出隨著刻蝕深度的增加，RC時間常數呈現下降的趨勢。我們發現刻蝕深度的加深不僅會降低芯片的電阻，同時也會降低其電容，能有效地使RC時間常數下降。考慮到射頻源電阻Rf和接觸電容及寄生電容Cc,LED的RC帶寬曲線可由以下公式計算

(3)

其中Rf和Cc分別約為50 Ω和25 pF[13]。芯片尺寸為120 μm的不同刻蝕深度下隨電流密度變化的RC帶寬曲線如圖8所示。可以直觀地發現，隨著刻蝕深度增大，RC帶寬逐漸增大，未刻蝕、刻蝕完全n-GaN、刻蝕到襯底的最大飽和電流密度下的RC帶寬分別為155，160，176 MHz。刻蝕深度的增加能有效地降低RC時間常數以增加芯片的RC帶寬。

圖7 3種刻蝕深度樣品SMesa(a)、Su-GaN(b)、Ssap(c)中不同尺寸的微尺寸芯片的RC時間常數曲線以及芯片尺寸為120 μm的不同刻蝕深度下的RC常數曲線比較(d)。

Fig.7RCtime constant curves for sample SMesa(a), Su-GaN(b), Ssap(c) with different Mesa sizes and comparison ofRCtime constant of three samples with 120 μm Mesa size(d), reaspectively.

圖8 芯片尺寸為120 μm的不同刻蝕深度下的RC帶寬曲線比較

Fig.8 Comparison ofRCbandwidth of three samples with 120 μm Mesa size

4 結 論

本文通過深刻蝕工藝制備3種不同隔離槽刻蝕深度和6種芯片尺寸的微尺寸LED芯片，研究刻蝕深度和芯片尺寸對芯片的RC特性的影響。實驗結果表明，小尺寸的芯片有著更高的飽和電流密度和更小的芯片電容值,僅有Mesa刻蝕的有源層直徑為60 μm的最大飽和電流密度達6 363.2 A/cm2，在測試頻率為1 MHz、-10 V的偏壓下，其電容值為4.81 pF。隨著隔離槽深度逐漸增加，芯片的電容和電阻都在下降，能有效降低RC時間常數以增大RC調制帶寬，有源層直徑為 120 μm的芯片從僅有Mesa刻蝕到完全刻蝕到藍寶石襯底，其RC調制帶寬從155 MHz增大到176 MHz。這些工作將有助于GaN基LED的未來設計和制造，以提高高頻可見光通信的調制帶寬。