一款8位高速逐次比較型ADC的設計

王堋鈺，高 博，錢 正，龔 敏，譚 萍

（微電子技術四川省重點實驗室，四川大學物理科學與技術學院微電子系，成都 610065）

1 引言

模數(shù)轉換器是現(xiàn)實世界中連接模擬信號與數(shù)字信號的重要橋梁。數(shù)據(jù)處理器大多需要低功耗、中低采樣速率的A/D轉換器。SAR ADC具有低功耗、尺寸小、轉換效率高等特點。這些特點使其廣泛應用于高速傳輸、便攜醫(yī)療儀器、電池以及工業(yè)控制和信號采集等方面[1]。

SAR ADC結構中的主要模塊有DAC電容陣列、比較器、采樣開關以及數(shù)字控制模塊。SAR ADC的轉換精度與二進制加權的電容陣列有著密切關系，若單位電容越大，DAC的最高位（MSB）電容將顯著增加，不僅導致最高位的置位時間越長，同時也影響了比較器在單位時間內(nèi)的比較次數(shù)，對ADC的速度有顯著的影響[2]，因此高速的SAR ADC一般采用較小的單位電容。參考文獻[2]是在180nm工藝下設計的一款ADC，可以看到該ADC的轉換速度被限制到了35 MS/s。參考文獻 [3]、[4]均采用較小的單位電容來得到更好的ADC性能，他們采用了串聯(lián)電容或者是定制電容的辦法來獲得小電容，這樣就導致流片成本的增加。以上是基于將單位電容減小的方法來提高速度，若是單位電容已經(jīng)固定，則可以通過本文提出的DAC結構來提高ADC的轉換速度。

本文提出一種提高SAR ADC速度的設計方法，將DAC的最高位（MSB）電容替換成兩個小電容并聯(lián)，兩個小電容的容值和與之前的大電容容值相等。增加一個寄存器同時進行驅動，從而減小DAC的MSB電容的置位時間。相比傳統(tǒng)結構25 MHz的轉換速度，文中所提出的結構可達到51 MHz，速度提高了100%。……