基于CPLD的高精度CCD電氣設計

吳延軍

摘要：文章針對傳統采用組合邏輯電路驅動的CCD器件更換或升級后，需要重新進行電路設計的缺點，設計了一種采用CPLD代替組合邏輯電路的驅動方法。該方法利用CPLD與控制外端結合，通過外部控制端實現4檔驅動主頻切換，采用自頂向下的混合設計方法，頂層采用原理圖設計基本架構，底層采用硬件描述語言設計時序。實驗結果表明，該方法電路集成度較高、調試方便、輸出信號穩定、受干擾小，可滿足多種用戶的需要，對基于線性CCD和面陣CCD的高速精確測量具有一定參考價值。

關鍵詞：CCD驅動；組合邏輯電路；CPLD

中圖分類號：TP391.4 文獻標識碼：A 文章編號：1007-9416（2018）07-0152-04

從芯片結構上劃分，CCD（Charge Coupled Device 電荷耦合器件）可分為線性CCD和矩陣式CCD兩種類型。時序驅動電路是CCD工作的基礎，如何使CCD芯片的大小、成本、轉換效率、信噪比等達到最優配比，是時序驅動電路設計要解決的關鍵問題。目前，CCD設計驅動電路的方法主要有普通數字芯片驅動法、EPROM驅動方法、單片機驅動方法、結合直接數字電路與單片機的驅動方法和專用IC驅動方法?；谶@些方法得到的一般驅動設計，通用性差，要么體積大、電路設計復雜，要么產生的頻率較低，無法用于高速領域。而且，只有通過更改軟硬件才能達到改變CCD的某些功能的目的。尤其當頻率較高、驅動時序關系復雜時，波形設計難度大，甚至無法實現。為了解決上述問題，實現電路的靈活多樣性和輸出信號的穩定性、可靠性，本文以線性CCD為例，提出一種基于CPLD（Complex Programmable Logic Device復雜可編程邏輯器件）的驅動電路設計方案?！?br>