靜態存儲器用非晶硅薄膜晶體管輸出特性研究

葉常茂 盧利清

【摘 要】利用TCAD半導體器件仿真軟件，對影響非晶硅薄膜晶體管輸出特性的缺陷態參數及溫度進行了分析和討論。仿真結果表明：漏電流隨著摻雜濃度的增大而增大，減小而減小；漏電流隨著類施主態和類受主態高斯分布的增大而減小，減小而增大；漏電流隨著定義模型的溫度升高而增大，溫度降低而減小。

【關鍵詞】非晶硅薄膜晶體管；漏電流；摻雜濃度；高斯分布；態密度；能帶密度

中圖分類號： TP333 文獻標識碼： A 文章編號： 2095-2457（2018）20-0225-002

DOI：10.19694/j.cnki.issn2095-2457.2018.20.102

0 引言

隨著低溫技術和大面積制備技術的發展，非晶硅薄膜晶體管的應用也越來越廣泛[1]。除了應用在有源矩陣液晶顯示器和有機發光顯示器中，低溫技術的發展使得非晶硅薄膜晶體管可以做在其它器件的上面，如應用在靜態存儲器（SRAM）中，可以極大降低SRAM單元占用的面積[2-4]。非晶硅薄膜晶體管（TFT）制備工藝成熟，成品率高，適合于大面積生產。鑒于此，非晶硅薄膜晶體管（TFT）成為半導體行業領域的研究熱點[5-7]。

目前，研究最廣泛的非晶硅薄膜晶體管結構分為底柵結構和頂柵結構兩種。雖然關于非晶硅薄膜晶體管結構設計及制備工藝研究的文獻報道較多，但關于其非晶硅材料參數，尤其是關于非晶硅缺陷態參數對非晶硅薄膜晶體管輸出特性的研究尚鮮見報道。本文利用TCAD半導體器件仿真軟件，基于連續性DOS（缺陷態密度）模型，對非晶硅薄膜晶體管的輸出特性進行了仿真研究，著重針對缺陷態參數和溫度對非晶硅輸出特性的影響進行了全面系統的分析。本文的仿真結果可為非晶硅薄膜晶體管材料參數選擇、結構參數設計等提供有意義的參考信息。

1 非晶硅薄膜晶體管結構及物理模型

利用TCAD半導體器件仿真軟件建立頂柵型非晶硅薄膜晶體管結構，如圖1所示。非晶硅薄膜晶體管與襯底緊緊貼著的是源漏電極，源漏電極上面淀積有源層，有源層上面為絕緣層，絕緣層上面淀積柵極。利用TCAD半導體器件仿真軟件建立網格，TFT單元寬度為3μm，網格間隔為0.25μm，縱向厚度為0.2μm，網格間隔為0.1μm。然后是非晶硅薄膜晶體管的結構，在最底層，以二氧化硅作為襯底厚度為0.2μm，往上，淀積薄金屬鋁作為柵極，厚度為0.3μm，然后再淀積一層二氧化硅，厚度為0.2μm，再淀積一層氮化硅，厚度為0.2μm；再往上，就是摻雜部分，淀積薄膜硅，厚度為0.15μm，摻雜磷濃度為1×1014cm-3，再淀積薄膜硅，厚度為0.05μm，摻雜磷的濃度為1×1020cm-3，最后淀積一層光刻膠。然后進行刻蝕，刻蝕金屬鋁的厚度為0.2μm，刻蝕硅的厚度為0.1μm。非晶硅薄膜晶體管材料電子遷移率為20cm2/（V.s），空穴遷移率為1.5cm2/（V.s），300k導帶密度為2.5×1020cm-3，300k價帶密度為2.5×1020cm-3，禁帶寬度為1.8eV，少子壽命為1×10-8s，空穴壽命為1×10-8s。定義缺陷：倒帶底的類受主態密度為1×1021cm-3/eV，價帶頂的類施主態密度為1×1021cm-3/eV；類受主態尾分布的能量衰減特征為0.05eV，類施主態尾分布的能量衰減特征為0.05eV；類受主態的高斯分布為 1.0×1016cm-3/eV，類施主態的高斯分布為1.0×1016 cm-3/eV；類受主態高斯分布峰值的能量為0.6eV，類施主態高斯分布峰值的能量為0.6eV；類受主態高斯分布的能量衰減特征為0.3eV，類施主態高斯分布的能量衰減特征為0.3eV；捕獲電子在類受主態尾分布的截面為1×10-17cm2，空穴在類受主態尾分布的截面為1×10-15cm2；捕獲電子在類施主態尾分布的截面為1×10-15cm2，空穴在類施主態尾分布的截面為1×10-17cm2；捕獲電子在類受主態高斯分布的截面為2×10-16cm2，空穴在類受主態高斯分布的截面為2×10-15cm2；捕獲電子在類施主態高斯分布的截面為2×10-15cm2，空穴在類施主態高斯分布的截面為2×10-16cm2。在非晶硅薄膜晶體管輸出特性仿真的過程中，所選擇的物理模型包括BBT.KL，以及SRH、CVT、AUGER[8]。

2 仿真結果與分析

2.1 輸出特性與摻雜濃度的關系

在相同的柵電壓下，摻雜濃度越高，漏電流越大；而增大柵電壓時，1e16cm-3最先發生變化，說明加的柵電壓越大，摻雜濃度對漏電流的影響越大。正向偏壓下，漏電流隨著摻雜濃度的增大而增大，減小而減小，二者成正比關系。在施加反向偏壓的情況，在柵電壓-20V～0V之間，變化比較復雜。由于我們加的最小柵電壓為-20V，所以就從-20V開始分析。柵電壓從-20V到-16V左右，漏電流逐漸減小，同時，摻雜濃度越高，漏電流越小，當柵電壓逐漸增大到-2V時，摻雜濃度最大的漏電流逐漸增大，而摻雜濃度為8e15cm-3和3e14cm-3漏電流繼續減小；當柵電壓從-2V增加到0V時，摻雜濃度越大，漏電流也就越大，而且相同的柵電壓下，摻雜濃度越大，漏電流越大。

2.2 輸出特性與nga＼ngd的關系

類施主態與類受主態的高斯分布為1e16cm-3/eV，我們先后更改類施主態與類受主態的高斯分布為5e16cm-3/eV以及8e16cm-3/eV.漏電流受類施主態和類受主態高斯分布十分明顯，1e16cm-3/eV最先發生變化，施加的柵電壓很小時還不是很明顯，當施加的柵電壓超過4V后，類施主態和類受主態的高斯分布越大，漏電流就越小，隨著柵電壓的增大，漏電流上升的趨勢越發明顯，接著5e16cm-3/eV變化，施加的柵電壓很小時還不是很明顯，當施加的柵電壓超過4V后，類施主態和類受主態的高斯分布越大，漏電流就越小，并且，隨著柵電壓的增大，漏電流上升的趨勢越發明顯。8e16cm-3/eV分析中得出，類施主態和類受主態的高斯分布越大，漏電流就越小，并且，隨著柵電壓的增大，漏電流上升的趨勢越發明顯。正向偏壓下，漏電流隨著類施主態和類受主態高斯分布的增大而減小，二者成反比關系。同樣也考慮施加電壓在-20V～0V的情況。在施加反向偏壓為0～-9V時，三種密度都比較平穩，基本保持不變，而隨后1e16cm-3/eV最先發生變化，逐漸升高，緊接著5e16cm-3/eV，最后則是8e16cm-3/eV。可以說明漏電流隨著柵電壓的增大而增大，隨著類施主態和類受主態高斯分布的增大而增大，施加的柵電壓在-10V～0V時，在-10V之后，則是急劇上升。

2.3 輸出特性與溫度的關系

溫度分別為300K、350K和400K。在400K情況下，在施加正向偏壓0～20V的情況下，漏電流處于上升狀態，而且施加電壓越大，漏電流上升越快，在350K情況下，在施加正向偏壓情況下，漏電流處于上升狀態，而且施加電壓越大，漏電流上升越快。由300K情況，在施加正向偏壓0～20V的情況下，漏電流處于上升狀態，而且施加電壓越大，漏電流上升越快。其中，400K變化最快，上升趨勢最先發生變化，說明，溫度高時，漏電流隨著柵電壓上升較快，350K在藍色曲線之后上升，300K則是最后緩慢上升.正向偏壓下，溫度越高漏電流隨著柵電壓變化越快，反之，則越慢。反向偏壓時的情況即-20V～0V，與正向偏壓有些不同，三者變化都很明顯，正向偏壓時，溫度為300K的輸出比較平緩，與400K的輸出差別十分明顯，而反向偏壓時，三者變化趨勢大致相同，溫度為400K時，反向偏壓增大時，漏電流最先上升，350K次之，300K則是最后。在-2V～-10V時，三者均比較平穩，但是在0V～-2V時，發生了大變化。

3 結論

本文重點分析了非晶硅薄膜晶體管輸出特性與缺陷參數的關系，仿真結果表明：漏電流隨著摻雜濃度的增大而增大，減小而減小；漏電流隨著類施主態和類受主態高斯分布的增大而減小，減小而增大；漏電流隨著定義模型的溫度升高而增大，溫度降低而減小。

【參考文獻】

[1]殷曉文， 嚴利民， 龔露鳴. 基于Hspice模型的非晶硅薄膜晶體管特征參數提取[J]. 半導體技術， 2016（10）：746-750.

[2]崔興美. 基于In-Ga-Zn-O溝道薄膜晶體管存儲器的研究[D]. 復旦大學， 2014.

[3]孫瑋. 低溫工藝硅量子點多晶硅TFT非易失性存儲器[J]. 半導體學報， 2013， 34（6）：064008-4.

[4]周興華. W25X16字庫制作及TFT LCD的中英文顯示[J]. 無線電， 2013（12）：38-42.

[5]強蕾， 姚若河. 非晶硅薄膜晶體管溝道中閾值電壓及溫度的分布[J]. 物理學報， 2012， 61（8）：000401-406.

[6]劉遠， 何紅宇， 陳榮盛，等. 氫化非晶硅薄膜晶體管的低頻噪聲特性[J]. 物理學報， 2017， 66（23）：254-261.

[7]秦劍. 基于雙柵結構的非晶硅薄膜晶體管建模及物理效應研究[D]. 華南理工大學， 2016.

[8]Saha S K， Ferdaus S I， Reba S I， et al. Effect of field dependent mobility and simultaneous consideration of both SRH and auger recombination on the analytical modeling of internal quantum efficiency of a si-solar cell[C].TENCON 2011 - 2011 IEEE Region 10 Conference. IEEE， 2011：662-666.