漏電流的伏安特征曲線在分立器件失效分析中的應用

陳 松，王友彬

（英飛凌科技（無錫）有限公司，江蘇無錫 214028）

1 引言

傳統的分立器件封裝測試領域，經過多年發展，產量越來越高。由于人們對汽車電子等涉及安全性領域的要求越來越高，對分立器件的質量要求也越發嚴苛，特別是針對測試過程中關鍵電參數失效的過程控制越發嚴格，對于電參數失效特別是漏電流失效的失效機理的確認，目前最有效的方法是做全面的失效分析（FA），然而全面的失效分析由于時間太長、成本太高而無法在生產過程控制中廣泛應用，但沒有最終的失效模式和失效機理的確認，產品質量的提高也將是句空話。

2 分立器件漏電流的失效模式和失效機理的確立

通過對大量漏電流樣本的失效分析得知，半導體后道封裝測試中導致半導體分立器件漏電流失效的失效機理有以下幾種。

（1）芯片制成過程中造成的失效，例如晶體缺陷（如圖1所示為掃描電子顯微鏡SEM或者發射式電子顯微鏡EMMI下的晶體缺陷）造成局部漏電流過大，晶體缺陷不會造成器件可靠性風險。

（2）過度摻雜（圖2所示為器件橫截面圖）是由于摻雜過程中離子過度擴散，基極寬度變窄，導致三極管擊穿電壓變小，漏電流變大。過度摻雜不會造成器件可靠性風險。

（3）封裝過程中造成的缺陷，例如金（銅）線的鍵合過應力造成的芯片表面彈坑、碎裂，破壞了芯片絕緣層（圖3所示為光學顯微鏡下的鍵合缺陷）。鍵合過應力失效導致器件漏電流變大，有嚴重的可靠性風險。……