基于信號延時對消法的軟件鎖相環設計

張文濤，胡伯勇，陸陸，鐘文晶

摘 ?要： 在分布式并網發電系統中，在三相電網電壓不平衡和電壓波形嚴重畸變條件下，傳統的軟件鎖相環已經不能快速和準確的跟蹤電網電壓的頻率和相位，因而無法獲得很好的并網控制性能，此處對傳統的軟件鎖相環的工作原理和不平衡電網條件下鎖相失效的原因進行了分析，在此基礎上提出一種基于信號延時對消的軟件鎖相技術。該基于DSC的軟件鎖相環將電網電壓經坐標變換后的電壓分量延時四分之一個工作周期來實現對電壓正負序分量的快速提取，并通過選擇合適的參數，消除了負序分量的影響。在MATLAB仿真環境下，搭建鎖相環仿真模型，驗證了本方案的正確性和可行性。

關鍵詞： 電壓不平衡;軟件鎖相環;信號延時對消;正負序分量

中圖分類號： TP3 ? ?文獻標識碼： A ? ?DOI：10.3969/j.issn.1003-6970.2019.12.040

本文著錄格式：張文濤，胡伯勇，陸陸，等. 基于信號延時對消法的軟件鎖相環設計[J]. 軟件，2019，40（12）：178182

Design of Software Phase-locked Loop Based on Signal Delay Cancellation

ZHANG Wen-tao1，2， HU Bo-yong1， LU Lu2， ZHONG Wen-jing2

（1. Zhejiang Provincial Key Laboratory of Energy Conservation & Pollutant Control Technology for Thermal Power，

Hangzhou 311121， China; 2. Zhejiang Energy Group R&D， Hangzhou 311121， China）

【Abstract】： In a distributed grid system， under unbalanced and distorted voltage conditions， the traditional software phase-locked loop can not track the grid voltage frequency and phase quickly and accurately， so it fails to perform well in network control. In this paper the operational principle and the reasons of becoming invalid in unbalanced there-phase grid voltage situation of the traditional software has been analyzed. Therefore， the technique has been presented based on DSC. This voltage component is obtained through coordinate transformation of the grid voltage. And by delaying a quarter of a duty cycle， it achieves rapid extraction of the positive and negative sequence voltage components. And by selecting the appropriate parameters， it can eliminate the harmonics. In MATLAB simulation environment， the correctness and feasibility of the program has been verified by building up phase-locked loop simulation models.

【Key words】： Unbalanced and distorted voltage conditions; Phase locked loop; signal delay cancellation; Positive and negative sequence components

0 ?引言

在電網電壓出現不平衡、電網中含有諧波及電網受到與電網連接的其他設備的污染時，理想的信號同步技術[1]應該滿足：（1）能夠精確的檢測出電網的相角;（2）可以快速跟蹤電網相位和頻率的變化;（3）能夠有效的抑制電網諧波和擾動。在考慮了這三方面因素之外，還要考慮信號同步技術實現的成本、電路結構是否簡單及系統運行的可靠性。在眾多信號同步技術中，鎖相技術由于其良好的性能和穩定的控制，逐漸成為最熱門的技術之一。鎖相技術又稱鎖相環技術，鎖相技術在信息傳輸領域，空間探索領域，檢測和數字信號控制領域有著重要的應用，它能夠精準和高效率的完成信號的捕獲和鎖定、信號的同步以及頻率的合成等，已然成為電子設備經常使用的基本部件之一。軟件鎖相環[2]，是建立在硬件鎖相思想基礎之上的，通過編程方法對電壓加以處理，通過不同的算法獲取電壓的相關信息，相對于硬件鎖相具有在線修改鎖相算法簡單的優點。

文獻[3]提出了一種雙同步旋轉坐標系的解耦鎖相環技術。采用兩個旋轉坐標系實現正負序的準確分離以及頻率的提取。為了實現電網畸變條件下對各次諧波的抑制，需要增加諧波解耦運算單元，且需要大量的三角函數坐標變換，導致系統結構復雜，增加計算負擔。文獻[4]提出了一種新的基于多復數濾波器的鎖相環同步技術，在不平衡電網條件下不需要大量的電壓信息和頻繁的坐標變換便可以對正、負序及各次諧波及頻率進行準確的估計。但為了快速準確的實現各次諧波的提取，以增加系統的計算負擔，降低了系統動態響應速度。為了快速準確的獲得電網同步信息，文獻[5]提出了一種基于交叉解耦頻率自適應復數濾波器的鎖相環，不需要復雜的坐標變換和正負序分離環節，因此結構簡單，且適用于單相系統和三相系統的信號同步。但是需要進行PARK變換和PI參數調節。文獻[6]提出了一種方案，將SOGI單元進行改進，將其分解成兩個降階型積分器（ROGI），降階后的積分器具有正、負極性選擇功能，簡化正負序分離環節，基于ROGI的鎖相環技術不需要坐標變換，正負序分離實現起來簡單，增加了了系統的測量準確度和動態反應速度。

在不平衡電網電壓條件下，為了實現對電壓頻率和相位的跟蹤和同步，基于傳統的基于坐變換的鎖相同步技術由于達不到理想需求[7]，因此針對這種情況，研究不平衡電網條件下的鎖相環電路就具有很重要的意義。因此文本研究一種基于信號延時對消技術的軟件鎖相環方案，通過將電網電壓經過Clark變換[8]和Park變換[9]的電壓dq分量延時四分之一個工作周期，能夠實現對正負序分量的快速提取，從而快速準確的檢測和跟蹤相位，有效的抑制電網諧波和擾動。

1 ?信號延時對消法

當三相輸入電壓中不僅含有正序分量、零序分量和負序分量，還有多次諧波分量時[10]，此時的三相電壓可以表示為：

（1）

三相靜止abc的電壓變量可以通過Clark變換和Park變換變換成兩相同步旋轉dq坐標系的電壓變量，這種變換的優勢在于能將三相靜止abc坐標系中的正弦量變成兩相同步旋轉坐標系中的直流量[11]，經過變換之后可以得到：

（2）

在上述表達式中除了一些常數，還有和這兩個部分，對其延遲四分之一周期可以得到：

（3）

設：

（4）

則：

下表1給出了鎖相環電壓輸出與諧波次數之間的關系。

表1 ?鎖相環電壓輸出與諧波次數的關系

Tab.1 ?The relationship between Voltage

output and Harmonic

n

4k+1 0

4k+2

4K+3

4K+4

根據上表可以看出，當不平衡電壓中的分量形式為（4k+1）、（4k+3）次時（其中k取0，1，…），能夠將正負序分量分離，當電網電壓中含有（4k+1）次諧波時，正序分量可以得到提取保留，而將負序分量將被消除;而當電壓中含有（4k+3）次諧波，那么負序分量可以得到提取保留，而正序分量將被消除[12]。具體表達式為：

（5）

綜合上面的理論分析可以看出，在電網電壓不平衡的情況下，信號延時對消技術通過將dq分量延時四分之一個工作周期并和原來的電壓值相加，就可以實現正負序分量的快速分離，可以對負序分量導致的2倍工頻波動進行抑制。

2 ?軟件鎖相環設計方案

當三相電網電壓平衡時，傳統的鎖相環的失量圖如圖1所示。在圖1中，表示實際電壓矢量，表示鎖相環的輸出電壓矢量，表示實際電壓矢量的矢量角度，表示鎖相環輸出的電壓矢量角度，當鎖相環處于精確鎖定時，和是完全重合的，即，那么此時在dq坐標系下，作為一個直流分量，而當電網電壓相位突變時，兩個空間矢量位置會有差異，且為一個交流分量，因此

圖1 ?鎖相環的失量圖

Fig.1 ?Loss diagram of phase-locked loop

鎖相環的目的就是采取措施使得=0，即。

在電網電壓不平衡的情況下，本文的軟件鎖相環設計方案如下：首先對三相電網電壓進行Clark變換和Park變換，然后利用信號延時對消技術將電網電壓經變換之后得到的分量延時四分之一個工作周期并令之與原有量相加，從而抵消負序基波分量，然后將值輸入到鎖相環PI調節器中，就可以得到三相電壓角頻率的偏移量，然后經過電壓振蕩器得到相位角。需要注意的是，新的需要不斷地根據輸出相位的正弦或余弦計算得到，最后使得輸出相位與輸入相位同步，此時變為0，不存在誤差。

圖2 ?軟件鎖相環實現方案

Fig.2 ?Implementation scheme of software

phase-locked loop

3 ?仿真研究

下面用MATLAB仿真軟件中的Simulink環境分別建立了傳統軟件鎖相環和基于信號延時對消的軟件鎖相環的仿真模型，然后根據得到的仿真波形進行二者的比較，來驗證本文所提設計方案的可行性。

利用MATLAB搭建了傳統的單同步坐標系軟件鎖相環與基于信號延時對消技術的軟件鎖相環模型，進行仿真驗證。仿真中三相電網電壓參數設置如下：初始時三相電網是平衡的，且其相電壓有效值為220 V，仿真時間0～0.5 s，電網固定頻率為50 Hz。在0.3 s開始給標準電壓加入一個幅值為60 V，初始相位為0，電網頻率為50 Hz的基波負序電壓，這個電壓使三相電壓不對稱，在這種情況下分別對傳統的單同步坐標系軟件鎖相環和基于信號延時對消技術的軟件鎖相環進行仿真，然后根據得到的仿真波形進行分析。

基于上面給出的仿真參數，并選取時間為0.2- 0.4 s，得到不平衡電網條件下的仿真波形。

以上三個圖的左邊是傳統的軟件鎖相環得到的波形，在前面的0.3 s之前傳統的鎖相環可以準確地跟蹤電壓的相位和幅值，并且具有良好的穩態性能和動態性能。但是在時間為0.3 s時加入基波負序電壓電網，根據圖3（a）可以看出此時的三相電網電

圖3 ?不平衡三相電壓波形

Fig.3 ?Unbalanced three-phase voltage waveform

圖4 ?正序分量的dq軸電壓圖

Fig.4 ?Dq Axis Voltage Diagram of positive sequence component

圖5 ?鎖相環輸出相位角圖

Fig.5 ?Phase angle diagram of phase locked loop output

壓是不平衡的。根據圖4（a）可以看出此時提取的電網電壓dq分量軸中含有較大諧波且波動比較厲害，并且從5（a），圖可以看出表示電網電壓正序分量的相位的波形在0.3 s以后存在較大的二次諧波，角度已經不是那么精確，出現誤差。從圖3（b）可以看出，0.3 s時電網電壓發生不平衡。從圖4（b）可以看出電網電壓dq軸分量在很短的時間內達到穩態，且穩態下幾乎沒有電壓振蕩;圖5（b）顯示即使在不平衡電網條件下，通過信號延時對消技術的軟件鎖相環依然可以實現相位的準確快速跟蹤，并且可以很明顯的看出波形完整，沒有諧波干擾。

4 ?結束語

在現今多方面的因素影響著供電的質量，電網電壓畸變且電網不平衡的現象逐漸變得越來越嚴峻。頻率的波動導致電網電壓不是恒頻的正弦波形，作為同步信號去跟蹤電網不平衡電壓也越來越困難。對于傳統的基于坐標變換的鎖相環技術，在電壓平衡的情況下，可以有效地對電網電壓進行完全跟蹤，但是當三相電網電壓不平衡時，該鎖相環的電壓分量存在較大的諧波，性能不讓人滿意。因此本文提出一種基于信號延時對消技術的軟件鎖相環方案，通過延時四分之一個工作周期來實現正負序分量的快速分離和提取，并利用MATLAB仿真環境，建立了鎖相環的模型，并進行參數優化，根據分析得到的仿真波形證明了所提理論的準確性和可行性。

參考文獻

[1]王萬寶， 張犁， 胡海兵， 刑巖. 三相電壓不平衡條件下改進的鎖相技術[J]. 電力電子技術， 2013， 47（7）： 17-20.

[2]Karimi-Ghartemani M.， IravaniM. R. A method for synchronization of power electronic converters in polluted and ariable-frequency environments[J]. IEEE transactions on power systems， 2004， 19（3）： 1261-1271.

[3]Rodríguez P， Pou J， Bergas J， et al. Decoupled double synchronous reference frame PLL for power converters control [J]. IEEE Transactions on Power Electronics， 2007， 22（2）： 584-592.

[4]Guo Xiaoqiang， Wu Weiyang. Multiplecomplex coefficient- filter-based phase-locked loop and synchronization technique for three-phase grid-interfaced converters in distributed utility networks [J]. IEEE Trans. on Industrial Electronics， 2011， 58（4）： 1194-1204.

[5]Rodriguez P， Luna A， Candela I， et al. Multiresonant frequency-locked loop for grid synchronization of power converters under distorted grid conditions [J]. IEEE Trans. on Industrial Electronics， 2011， 58（1）： 127-138.

[6]Jose Carlos Alfonso-Gil， Jose Joaquin Vague-Cardona， et al. Enhanced grid fundamental positive-sequence digital synchronization structure[J]. IEEE Trans. On power delivery， 2013， 28（1）： 226-234.

[7]王寶誠， 傘國成， 郭小強， 鄔偉揚. 分布式發電系統電網同步鎖相技術[J]. 中國電機工程學報， 2013， 33（1）： 50-55.

[8]許富強， 周迪青， 付立， 吳春華. 基于二階廣義積分器的諧波電流檢測算法[J]. 水電能源科學， 2012， 30（05）： 142- 144+214.

[9]蓋寶， 潘再平. 基于Park變換的線路阻抗參數在線辨識新方法[J]. 太陽能學報， 2018， 39（06）： 1735-1742.

[10]李彥棟， 王凱斐， 卓放動態電壓恢復器鎖相技術和控制策略的研究電力電子技術[J]. 電力電子技術， 2004， 38 （2）： 21-25.

[11]杜雄， 郭宏達， 孫鵬菊， 周雒維. 基于ANF-PLL的電網電壓基波正負序分離方法[J]. 中國電機工程學報， 2013， 33（27）： 28-35.

[12]Davood Yazdani， Alireza Bakhshai， Geza Joos. A nonlinear adaptive synchronization the technique for grid-connected distributed energy sources[J]. IEEE transactions on power electronics， 2008， 23（4）： 2181-2186.

[13]梁海濤等基于三相軟件鎖相環的動態電壓恢復器的研究[J]. 金陵科技學院學報， 2003， 21（4）： 24-29.

[14]M. Mojiri， M. Karimi-Ghartemani， and A. Bakhshai. Time domain signal analysis using adaptive notch filter[J]. IEEE Trans. Signal Processing， 2007， 55（1）： 85-93.