基于垂直互聯工藝的小型化低相噪毫米波頻率源設計?

（中國船舶重工集團公司第七二三研究所 揚州 225001）

1 引言

頻率源被譽為無線電系統的心臟，其性能的優劣直接影響到整機的性能。隨著毫米波無線電通信、雷達、電子對抗等系統迅猛發展，對于頻率合成源也提出了越來越高的要求［1］。

本文設計了一款低相噪多路輸出毫米波頻率源，為某毫米波測速雷達系統提供本振信號，其主要指標如下：1）四路固定頻點輸出：29.8GHz、30.8GHz、31.8GHz、32.8GHz；2）輸出功率 ≥ 10dBm；3）雜散 ≤ -55dBc；4）輸出相噪 ≤ -100dBc/Hz@1kHz（參考頻率 100MHz，相噪為-155dBc/Hz@1kHz）；5）尺寸為145mm×110mm×18mm。

該頻率源的難點主要在于：1）低相位噪聲輸出；2）尺寸小通道多，射頻走線存在交叉。國內現有低相噪頻率源大多采用倍頻器（尺寸大）或者PDRO（功耗大、電壓高）來實現，且貨架產品中極少有毫米波源。直接采用四個倍頻器/PDRO組成多通道毫米波源，會帶來體積大、功耗大、成本高、信號串擾嚴重等問題。因此，研制低相噪小型化的多路輸出毫米波頻率源產品具有很重要的工程實用價值。

2 頻率源原理方案

從形成理論到發展至今，頻率合成技術可以分為以下四種：直接模擬合成（DAS）、間接合成（PLL）、直接數字合成（DDS）、混合頻率合成。對于本文所設計的頻率源，相位噪聲是非常重要的指標，以下是幾種情況下相噪的計算方法［2～3］。

理想倍頻器的輸出相噪可表示為［4］

其中，Lout為輸出信號相位噪聲，Lref為輸入參考信號相位噪聲，N為倍頻系數（反映輸出信號與參考信號的惡化程度）。以32.8GHz頻點為例，理論直接倍頻輸出時相位噪聲為：L=-155+20log（32.8/0.1）≈-104dBc/Hz@1kHz。

對于理想混頻器，其輸出信號相位噪聲為兩個不相關的輸入信號相噪相加［5］：

Sφ1(f)與 Sφ2(f)為混頻器兩個輸入信號相噪，即理想混頻器的輸出相噪具有疊加性。

對于鎖相環輸出信號，在環路帶寬以內的相位噪聲計算如下［6～7］：

其中，L(1 Hz)為鑒相器的基底噪聲，Fp為鎖相環鑒相頻率，N為倍頻系數。受參考相噪、鑒相器基底噪聲、電源紋波等影響，PLL實際輸出相噪遠高于倍頻信號相位噪聲。

根據以上分析，直接倍頻輸出32.8GHz，其理論相噪與指標相比僅有4dB的余量。為滿足相位噪聲指標，該頻率源需采用DAS或者混合頻率合成技術。毫米波DAS電路包含多級倍頻濾波放大電路，尺寸、功耗、體積均比較大。本文提出了一種諧波+混頻的頻率合成設計方案：1）中頻信號由諧波發生器產生，經過功分濾波器輸出四路，IF1（5GHz）、IF2（6GHz）、IF3（7GHz）、IF4（8GHz）；2）本振信號LO（24.8GHz）由參考信號直接無源倍頻產生，功分四路至混頻器與上述四路中頻信號混頻；3）對混頻后的四路射頻信號濾波、放大處理，最終輸出四路低相噪毫米波射頻信號RF1（29.8GHz）、RF2（30.8GHz）、RF3（31.8GHz）、RF4（32.8GHz），其設計原理圖如圖1所示。

圖1 毫米波頻率源設計原理圖

3 關鍵電路仿真設計與整機ADS仿真

3.1 高頻垂直互聯結構設計

從方案設計原理圖1中可以看出，對于多通道混頻電路來說，必定面臨著射頻走線交叉的問題。為保證傳輸性能，在電路設計時，可以采用圖2所示垂直互聯的方式：將中頻部分電路、毫米波混頻部分電路布置在微波殼體頂層，本振電路布置在底層，在各通道混頻器附近通過垂直互聯結構將本振信號傳輸至殼體頂層，既可避免射頻走線交叉，又能減小本振泄露的影響。

圖2 垂直互聯結構模型

圖2 所示的垂直互聯結構，為微帶-同軸-微帶的過渡形式。圖中圓圈范圍內，同軸內導體延伸部分及微帶末端會引入寄生電感，在傳輸TEM模的同軸傳輸線與準TEM的微帶線間，不可避免地引入阻抗不連續［8～9］。隨著頻率的增加，這一不連續性會導致較大的插損與回波損耗，嚴重限制了該過渡結構在Ku以上波段的應用。

無損耗傳輸線的等效模型如圖3所示，利用基爾霍夫電壓和電流定律得到以下兩式：

傳輸線特征阻抗Z0計算可表示為［10］

圖3 無損傳輸線等效模型

由式（8）可知，無損傳輸線特征阻抗的平方正比于單位長度的等效電感與等效電容之比。同軸線與微帶線等效參數如表1所示。為減小寄生電感帶來不連續性，可以通過增加等效電容，即改變同軸空氣腔的直徑與微帶末端傳輸線尺寸來實現［11～12］。

表1 無損傳輸線的參數

根據以上分析，對該垂直互聯模型進行匹配優化，其仿真模型如圖4所示，仿真優化結果如圖5所示。圖5中虛線為優化前過渡結構回波損耗，實線為優化后過渡結構回波損耗與插損。優化后的過渡結構回波損耗得到明顯改善，尤其是工作頻點附近，從原來的-15dB降低到了-27dB，插損也降低至0.3dB。

圖4 優化后垂直互聯電路HFSS模型

圖5 優化與未優化垂直互聯結構回波損耗對比

3.2 垂直互聯與毫米波功分器聯合仿真

本振信號功分四路后，經垂直互聯結構傳輸至混頻單元。該功分器對于回波損耗、通道隔離度的指標要求很高：垂直互聯結構對駐波很敏感，功分器的回波損耗會嚴重影響互聯信號的插損；通道間信號頻率相近，經混頻器泄露的信號會通過功分器串入相鄰通道，引入難以濾除的雜散。將傳統威爾金森功分器優化后，與互聯結構聯合仿真，仿真電路與結果如圖6、圖7所示。

從圖7可以看出，該結構的插損約7.3dB，通道間隔離度最差約-35dB，滿足使用要求（本振驅動放大器反向隔離度-30dB）。

圖6 聯合仿真電路模型

圖7 電路HFSS仿真結果

3.3 高抑制度濾波器的設計

中頻電路部分為鏈路提供四路中頻信號，其頻率分別為 5GHz、6GHz、7GHz、8GHz。四路信號均由諧波發生器生成，經過功分、濾波后輸出。中頻信號濾波器組使用發夾線濾波器結構，其結構簡單、指標性能好且工程上易實現，仿真模型如圖8所示。

仿真結果如圖9所示，可以看出，濾波器帶內插損 ≤1.4dB，帶外抑制（距中心點 ≥1GHz）＞75dBc，滿足本文設計要求。

圖8 帶通濾波器仿真模型

圖9 低通濾波器仿真結果

3.4 射頻鏈路仿真

根據圖1所示原理圖，在ADS中設計了射頻鏈路仿真電路，如圖10所示。放大器、倍頻器設置為理想器件，混頻器與濾波器輸入仿真數據或者廠商手冊中的數據。

圖10 射頻鏈路仿真電路圖

圖11 與圖12給出了最高頻點的仿真結果。從圖11中可以看出輸出功率達到15.9dBm，雜散＜-75dBc，實測結果會因為器件非理想性有所惡化。圖12為相位噪聲仿真圖，從上至下三條線分別為32.8GHz、24.8GHz、8GHz對應相噪，可以看出最高頻點32.8GHz的輸出相位噪聲約-104.6dBc/Hz@1kHz，滿足使用要求。

圖11 32.8GHz雜散與功率

圖12 32.8GHz相位噪聲

4 實物制作與測試

4.1 實物加工

本組件采用微組裝工藝加工電路，整個電路射頻部分制作在RO 5880的軟基片上，并采用裸芯片鍵合等工藝來實現微波信號的處理與傳輸。濾波器、功分器等采用同樣厚度同樣型號的PCB基板，可直接集成在微帶電路中。

將設計好的頻率源進行電路和腔體的加工，組裝完成后的實物圖如圖13所示，實物尺寸為145mm×110mm×18mm。

圖13 頻率源實物圖

4.2 測試數據

圖14 與表2所示為該頻率源的實測結果。常溫下該組件正常工作電壓、電流值為+6V/1.6A。四個頻點的相位噪聲最差為-103.1 dBc/Hz@1kHz，功率 ≥10dBm，雜散均能滿足-55dBc的要求。

圖14 頻率源相位噪聲測試結果

從表2可以看出，四個通道相位噪聲最差為-103.1dBc/Hz@1kHz，與仿真計算相比，指標幾乎沒有惡化；輸出功率均 ≥10dBm，雜散抑制最差點為-58dBc，滿足指標要求，充分說明了本組件電路設計的合理性。

表2 測試結果及指標對比

5 結語

本文提出了一種毫米波頻段低相噪小型化頻率源的設計方案，該方案利用諧波發生器產生多路中頻信號，與倍頻信號混頻，得到多路低相位噪聲毫米波信號。在組件設計過程中，利用HFSS三維電磁仿真軟件設計了組件中使用的濾波器、功分器等無源器件；利用絕緣子垂直對穿電路，避免了射頻電路的交叉。從實測結果可以看出，該頻率合成組件具有相噪低、尺寸小、功耗低等優點，能很好地滿足實際工程應用需求。