新一代DVOR監控系統的數字中頻處理技術

文/洪小川

1 DVOR532監控系統組成和射頻前端處理

DVOR監控系統由天線接收外場復合射頻信號或機內產生的測試信號，通過一系列解調和濾波得到各個不同頻率的導航調制信號，經過DFT計算出它們的幅度和相位并與設定的門限相比較，以監視空間輻射信號的完好性和準確性并完成監控器自檢。以往的DVOR設備通常在DFT運算之前才進行A/D變換，中頻處理由模擬器件完成，而DVOR532采用了基于FPGA的數字中頻處理技術，其監控系統的組成如圖1所示。

DVOR532監控系統可接收多達12路的監控射頻信號，通過12路正交下變頻得到IF=20kHz中頻I/Q信號，I、Q中頻信號經過抗混疊濾波和放大后使用多級切換開關時分復用到ADC的輸入端完成模數變換并輸入到FPGA中，ADC的轉換速率為Fs_ADC=2*12*Fs_ch，其中Fs_ch=240kHz是每一個I/Q信道的采樣率。ADC變換后的數據流如圖2所示。

2 FPGA中頻信號處理

位于FPGA前端的時分復用多相FIR低通濾波器完成多項處理任務。首先，依據采樣定理，采樣后的數字信號頻譜為原信號頻譜以ωs_ch為周期的延拓，需要用一個低通濾波器濾出原信號。第二，ADC輸出的信號是通過時分復用疊加的，包含了12個信道共24路I、Q信號，數據流速率較大，如對24路采樣數據按時分選通并進行獨立濾波和后級處理，需要巨大的資源。筆者認為，DVOR532中采用了多路復用的FIR濾波器結構，使I、Q各12路采樣數據分別通過同一單路FIR濾波器，降低了資源的需求并將數據流速率恢復到240kHz。最后，每一個信道的I、Q兩路通道的采樣序列在時間上相差了半個采樣周期，為了消除通道時序上的不匹配，必須使兩路FIR濾波器具有很好的線性相位，并且I路頻率響應Hi(ejw)的群延時比Q路頻率響應Hq(ejw)高半個采樣周期。

3 微處理器基帶信號處理

圖1：DVOR532監控系統

圖2：ADC輸出數據流

圖3：微處理器信號流程

DVOR532的微處理器采用并行的信號處理模式，基帶信號分別輸入到載波處理模塊、邊帶處理模塊和識別碼處理模塊中同時處理，提高了監控參數的更新速率。最終產生30Hz AM調制度，9960Hz AM調制度，30Hz FM調制度，識別調制度以及載波電平等主要參數。對于Nearf i eld和Nextf i eld天線接收外場信號的差別，只需要對邊帶9960Hz采用不同的解調方式即可解決，信號流程見圖3。

4 結語

DVOR532監控系統可以根據用戶需求，對多達12路輸入監控信號進行處理，在中頻直接進行基于時分復用的模數轉換，從而大大簡化了模擬信號的前端處理流程；數字化中頻處理技術克服了模擬電路中的幅度一致性、相位正交性和基帶采樣中零漂、1/f噪聲等效應的影響，從而提高了系統的穩定性和集成度?；谶@種結構，DVOR532監控系統中輸入了兩路機內產生的復合射頻調制信號（MIT）用來模擬空間調制信號，實現了對監控器自身完好性的實時監測。此外監控系統的微處理器采用并行處理結構，提升了基帶信號處理效率，使設備總體性能得到了優化。