一種改進(jìn)的高光譜端元提取算法及其FPGA實(shí)現(xiàn)

張錦濤，雷 杰，吳凌云，黃碧瑩，李云松

(西安電子科技大學(xué) 綜合業(yè)務(wù)網(wǎng)理論及關(guān)鍵技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，陜西 西安 710071)

隨著遙感技術(shù)的迅速發(fā)展，高光譜遙感圖像在獲取更加豐富地物信息的同時(shí)，龐大的數(shù)據(jù)量也給數(shù)據(jù)存儲、衛(wèi)星下行傳輸以及后續(xù)高光譜圖像處理技術(shù)帶來了巨大的壓力[1]。眾多中外學(xué)者在高光譜解混[2]、端元提取與異常檢測[3]等領(lǐng)域展開深入研究。其中，端元提取作為高光譜遙感數(shù)據(jù)解析的重要技術(shù)，在民用及軍事領(lǐng)域備受關(guān)注[4]。從1990年開始，國內(nèi)外高光譜界的眾多研究學(xué)者都將關(guān)注點(diǎn)放在了高光譜端元提取這一新領(lǐng)域中，近些年涌現(xiàn)出了頂點(diǎn)成分分析算法(Vertex Component Analysis, VCA)[5]、基于正交子空間投影的自動(dòng)目標(biāo)生成算法(Automatic Target Generation Process，ATGP)[6]和最小體積單純形分析算法(Minimum Volume Simplex Analysis, MVSA)[7]等。其中，自動(dòng)目標(biāo)生成算法的性能在檢測精度和計(jì)算復(fù)雜度方面表現(xiàn)良好[8]。然而，在自動(dòng)迭代獲取新端元的過程中，傳統(tǒng)的自動(dòng)目標(biāo)生成算法需要不斷增加運(yùn)算規(guī)模來完成正交投影算子矩陣的更新。這種不規(guī)則的運(yùn)算問題使其在實(shí)際實(shí)時(shí)星載應(yīng)用中受到端元數(shù)量的限制。為了解決上述問題，筆者提出了基于施密特正交向量投影算法(Gram-Schmidt Orthogonal Vector Projection，GSOVP)的Parallel-ATGP算法，將投影算子的更新過程由復(fù)雜且運(yùn)算量不斷增加的求逆過程優(yōu)化為固定規(guī)模的運(yùn)算量。

高光譜圖像豐富的光譜信息使自動(dòng)目標(biāo)生成算法的計(jì)算量不可小覷，這也增大了在硬件實(shí)現(xiàn)過程中硬件加速器的并行加速運(yùn)算的需求。低功耗可重構(gòu)的現(xiàn)場可編程門陣列(Field Programable Gate Array，F(xiàn)PGA)在并行性計(jì)算和可定制流水線操作中有顯著優(yōu)勢[9]，Gonzalez等[10]完成了基于正交子空間投影的自動(dòng)目標(biāo)生成算法(Automatic Target Generation Algorithm based on Orthogonal Subspace Projection，ATGP-OSP)的硬件實(shí)現(xiàn)，然而在解決自動(dòng)目標(biāo)生成算法所要求的矩陣求逆問題時(shí)，Gauss-Jordan方法仍然具有很高的計(jì)算復(fù)雜度，這也成為了限制系統(tǒng)工作頻率的主要瓶頸。

針對上述問題，筆者設(shè)計(jì)實(shí)現(xiàn)了一種Parallel-ATGP算法的硬件實(shí)現(xiàn)架構(gòu)。實(shí)驗(yàn)結(jié)果表明，文中提出的Parallel-ATGP算法能夠在經(jīng)典高光譜數(shù)據(jù)集中以200 MHz頻率達(dá)到是ATGP-OSP算法檢測速度9.7倍的效果。

1 算法優(yōu)化及分析

傳統(tǒng)的自動(dòng)目標(biāo)生成算法能夠在缺乏先驗(yàn)信息的情況下準(zhǔn)確地提取端元。其算法的核心思想是將像元矢量投影到正交于已提取到的端元特征的子空間上，迭代計(jì)算出每次在圖像中表現(xiàn)為亮度最大的像元作為要提取的端元。其具體計(jì)算過程如下所述。

假設(shè)高光譜圖像數(shù)據(jù)F有r(r=W×H)個(gè)像素向量，每個(gè)像素是一個(gè)L維的光譜向量(L為圖像波段數(shù))。自動(dòng)目標(biāo)生成算法首先根據(jù)式(1)選擇高光譜圖像中當(dāng)前亮度最大的像素向量所在的位置p，同時(shí)更新端元矩陣U。

(1)

(2)

(3)

2 FGPA硬件實(shí)現(xiàn)

2.1 整體硬件架構(gòu)

圖1 Parallel-ATGP的整體硬件實(shí)現(xiàn)架構(gòu)

2.2 端元提取模塊并行優(yōu)化

整個(gè)算法實(shí)現(xiàn)過程消耗時(shí)間最長的是端元提取模塊，該模塊的像元投影器完成了高光譜圖像在正交子空間上的投影。對于高光譜圖像的投影操作，難度在于高光譜圖像的數(shù)據(jù)量一般較大，而在硬件計(jì)算中不能一次將所有圖像數(shù)據(jù)讀入進(jìn)行計(jì)算，所以并行優(yōu)化的重點(diǎn)也放在該模塊。如圖2所示，為了能夠在硬件中實(shí)現(xiàn)加速計(jì)算，將圖像分塊，然后設(shè)置多個(gè)PE并行完成投影操作。同時(shí)，為了充分利用邏輯計(jì)算單元，每個(gè)PE內(nèi)部采用流水設(shè)計(jì)。最后，運(yùn)算結(jié)果通過移位寄存器傳遞到端元定位器。

值得一提的是，為了能充分利用片外存儲器的帶寬給多個(gè)PE不間斷傳輸數(shù)據(jù)，文中設(shè)置了數(shù)據(jù)分配器完成對數(shù)據(jù)的預(yù)處理。在該次實(shí)驗(yàn)中，將DDR3的數(shù)據(jù)位寬設(shè)置為128 bit，給定圖像像素位寬為16 bit, 一個(gè)像素向量中的8個(gè)連續(xù)波段只需要一個(gè)地址保存。考慮到平衡資源與性能兩個(gè)因素，將PE的數(shù)目設(shè)置為8，處理單元可以充分利用所設(shè)置的DDR3帶寬。

2.3 像元投影器硬件電路并行優(yōu)化

高光譜數(shù)據(jù)量大和維數(shù)高的特性使得各種端元提取算法在實(shí)現(xiàn)時(shí)往往運(yùn)算量很大。例如文中提出的Parallel-ATGP算法中就存在大量的高階矩陣與向量的運(yùn)算。為了提高并行計(jì)算的能力，設(shè)計(jì)了多種并行硬件電路加速算法實(shí)現(xiàn)。接下來以核心模塊像元矢量的投影為例說明筆者提出的并行優(yōu)化方法和過程。

圖2 端元提取模塊并行優(yōu)化策略

圖3 像元矢量投影器并行優(yōu)化策略

圖3(a)展示了矩陣與向量相乘的具體電路模塊，在該模塊中，例化了L個(gè)乘加器和累加器，矩陣的每一列元素將依次與像元矢量運(yùn)算，然后運(yùn)算結(jié)果暫存到寄存器中，最后累加出來的結(jié)果就是想要的像元投影值。同時(shí)圖3(b)給出了使用高層次綜合工具實(shí)現(xiàn)該模塊的C++偽代碼和添加綜合約束的方案，高層次綜合工具將根據(jù)設(shè)置的約束自動(dòng)綜合成所需要的硬件電路。

3 性能與仿真

本節(jié)將從檢測精度、資源消耗以及檢測速度3個(gè)方面，將Parallel-ATGP與ATGP-OSP[10]算法的硬件實(shí)現(xiàn)性能進(jìn)行對比。為確保比較的客觀性，將采用與文獻(xiàn)[10]相同的器件和相同的高光譜數(shù)據(jù)集完成測試。同時(shí)筆者通過引進(jìn)高層次綜合開發(fā)工具[12]完成了算法的硬件實(shí)現(xiàn)，避免了基于寄存器傳輸級的FPGA開發(fā)過程中難度大且流程繁瑣的問題。通過高層次綜合工具，將高級抽象語言C/C++轉(zhuǎn)化為硬件描述語言，使開發(fā)流程更為簡便且易于實(shí)現(xiàn)[13]。

3.1 精度分析

以1998年獲取的美國內(nèi)華達(dá)州Cuprite地區(qū)的航空高光譜AVIRIS數(shù)據(jù)進(jìn)行試驗(yàn)。圖像的分辨率為250 pixel×191 pixel，波長范圍在0.4～2.5μm之間，含有224個(gè)波段，共包含12類地物。由于低吸水率和低信噪比等原因，去除1～2波段、104～113波段、148～167波段和221～224波段，使用188個(gè)波段進(jìn)行端元提取實(shí)驗(yàn)[14]。端元的真實(shí)地物信息由USGS光譜庫(http://speclab.cr.usgs.gov/)獲得以用來評估檢測性能。

通過使用光譜角距離(Spectral Angle Match,SAM)[15]指標(biāo)來評價(jià)檢測到的端元的精度，SAM弧度值越小，說明檢測性能越高。Parallel-ATGP算法在AVIRIS Cuprite高光譜數(shù)據(jù)集中提取到的12個(gè)已知地物信息的端元的精度值如表1所示。值得強(qiáng)調(diào)的是，文中實(shí)現(xiàn)的Parallel-ATGP算法與ATGP-OSP算法精度相同。

表1 AVIRIS Cuprite數(shù)據(jù)中Parallel-ATGP算法的SAM值

3.2 資源消耗

筆者采用的FPGA器件是Xilinx公司的Virtex-7 XC7VX690T，該器件總共有1 470個(gè)Block RAM，3 600個(gè)DSP48E1，433 200個(gè)Slice LUTs和866 400個(gè)Slice Registers。表2給出了在使用相同器件的情況下ATGP-OSP與ParallelATGP硬件資源利用情況的對比 。如表2所示，因?yàn)閷?shí)現(xiàn)了并行優(yōu)化，Slice LUTs和Slice Registers的資源利用率相比ATGP-OSP有所增加。但是由于采用了比較高效的硬件實(shí)現(xiàn)架構(gòu)，Block RAM和DSP48E1等資源明顯減少。

表2 ATGP-OSP與Parallel-ATGP資源利用情況對比

3.3 加速性能

表3給出了ATGP-OSP和Parallel-ATGP兩種算法的硬件實(shí)現(xiàn)加速性能對比。如表3所示， Parallel-ATGP的最大頻率高于ATGP-OSP，而且處理同一個(gè)數(shù)據(jù)集，Parallel-ATGP占用的時(shí)鐘周期個(gè)數(shù)小于ATGP-OSP。綜合兩者因素，可以得出Parallel-ATGP的處理速度約為ATGP-OSP的9.7倍。

值得注意的是，Parallel-ATGP算法的硬件實(shí)現(xiàn)對于AVIRIS傳感器數(shù)據(jù)已經(jīng)做到了嚴(yán)格的實(shí)時(shí)處理。AVIRIS傳感器的數(shù)據(jù)采集比率是已知的，在推掃式儀器AVIRIS中，跨軌道線掃描時(shí)間相當(dāng)快(8.3ms收集512個(gè)全像素矢量)。這就意味著所提出的硬件實(shí)現(xiàn)需要在0.77 s中處理完該數(shù)據(jù)集，而不會影響傳感器處的收集過程。Parallel-ATGP硬件實(shí)現(xiàn)的處理時(shí)間(包括加載時(shí)間和從主機(jī)CPU到硬件設(shè)備的數(shù)據(jù)傳輸時(shí)間)都低于0.133 s，相對于ATGP-OSP，Parallel-ATGP在時(shí)間性能上有了顯著提升。

表3 ATGP-OSP和Parallel-ATGP加速性能對比

4 結(jié)束語

通過對高光譜端元提取算法進(jìn)行深入研究，筆者提出了一種實(shí)時(shí)檢測算法Parallel-ATGP的硬件加速實(shí)現(xiàn)。首先對經(jīng)典自動(dòng)目標(biāo)生成算法的進(jìn)行分析，發(fā)現(xiàn)矩陣求逆過程中存在運(yùn)算量增加的問題。對于這個(gè)問題，在更新正交投影算子矩陣時(shí)，采用固定規(guī)模的矩陣乘加運(yùn)算代替復(fù)雜的矩陣求逆過程，從而保證硬件資源的消耗不會隨著檢測端元數(shù)量的增加而變化。使用相同硬件器件進(jìn)行的實(shí)驗(yàn)結(jié)果表明，對于AVIRIS Cuprite數(shù)據(jù)，筆者提出的Parallel-ATGP算法的檢測速度是ATGP-OSP算法的9.7倍，并且達(dá)到了嚴(yán)格的實(shí)時(shí)性。