基于IEEE1588的多通道同步板卡設計與驗證

文/劉續興 李聰 李倩 曲佳佳 邢優勝

時鐘同步（clock synchronization）是分布式測試系統關鍵技術，主要目的是保證全局一致的物理時鐘或邏輯時鐘，從而使系統中與時間相關的信息、事件等有一個全局統一的理解。狹義時鐘同步又稱頻率同步，指信號間的頻率和相位在一定程度上維持著嚴格的特定關系。廣義時鐘同步常簡稱時鐘同步，指在比較時刻得出本地時鐘與標準時鐘相位以及頻率的偏移，并通過修正方案使得本地時鐘與標準時鐘保持同步。此文討論廣義時鐘同步。

IEEE1588定義了時鐘同步協議(PTP)用于同步分布式測試系統各終端時鐘。工業以太網分布式測試系統時鐘同步及維持唯一時鐘基準同步方法是當前研究熱點。文獻[3]采用鎖相（Phase Lock）原理研究了改進單向廣播協議的方法；文獻[4]分析了PTP協議工程實現的可能方法；文獻[5]模擬了PTP協議用于分布式Ethernet中的時鐘同步可能的精度。

本文目的是驗證用Ethernet通過IEEE1588協議同步大量系統的技術可行性，開發用于實施同步系統的邏輯。

1 系統架構設計思路及基礎

1.1 時鐘拓撲結構

IEEE1588協議提供了不同拓撲結構，本文利用PTP網絡不同元素(daisy-chain)的組合來研究時鐘拓撲。參考時鐘是由鏈的第一部分(主時鐘)產生，每一個環節都將時鐘傳播到下一個環節時鐘。如圖1所示。

1.2 PTP時鐘同步協議

IEEE1588標準定義了PTP高精度時鐘同步過程：

圖1：時鐘串聯網絡

（1）主時鐘發送同步信息，從時鐘接收并計算時鐘偏差。

（2）從時鐘向主時鐘發送延時請求時間信息。

（3）主時鐘接收延時請求信息，記錄接收時的精確時間戳，并向從時鐘發送時間戳。

（4）從時鐘做時間延時和偏差計算并做時鐘調整，實現與主時鐘同步。

PTP的四種同步協議信息分別為：SYNC、FOLLOW_UP、DELAY_REQ和DELAY_RESP。

通過以下公式可計算當地時鐘與主時鐘相比較的偏差OSK：

式中，DM_SK為主時鐘至從時鐘傳輸延時；DS_MK為從時鐘至主時鐘傳輸延時。假設延時相同為D，則有：在每個同步周期間隙內進行偏差計算，在從時鐘計算結束后進行偏差調節。

1.3 IEEE1588的軟硬件實現

僅使用軟件接收和發送時間戳，精度只能達到ms級。而在硬件輔助下，理論上系統精度能達10ns級。關鍵是在MAC或者PHY層接收或發送時，都是以幀首界定符SFD為采樣點取時間戳，并把時間戳傳遞給上層軟件。因為MDC/MDIO帶寬有限，PHY層時間戳傳遞困難，故一些IEEE1588 PHY能把時間戳直接插入數據包傳遞上去。

實際應用時要考慮主從時鐘頻率偏差對時鐘同步的影響。即使每次同步算出了主從時鐘時間偏差也做了修正，但由于存在頻率偏差，到下一次同步時，又會產生一個新的偏差。由于頻率偏差的特質，此偏差值每次幾乎都相同。

對此頻率偏差進行補償調整。由于此偏差值是穩定的，多次同步后將其偏差考慮到同步算法中，可進一步提高時鐘同步精度。調整后，系統偏差可控制在100ns以內。

2 系統主要功能模塊

2.1 主板界面設計

主板提供以下功能：

（1）重建IEEE1588時鐘；

（2）提供FMC模塊的機械支持；

（3）用于測試和連接示波器的時鐘連接器(SMB)；

（4）配置過濾器VCXO；

（5）連接到OROS映射的連接器；

（6）生成26.214MHz和33.554432MHz時鐘。此外還可執行操作恢復GPIO。

其子卡與母卡連接器的設計如下。

子卡連接器：

（1）FMC Mezzanine Card Low Pin CountConnector Samtec(10mm疊加高度)；

表1

圖2：VCXO衰減器ICS810252I

圖3：FMC模塊以太網接口概要

圖4：FMC模塊上的時鐘修正

（2）ASP-134604-01 MC-LPC-10 male 10 mm Lead-Free Low；

（3）這個連接器相當于SEAM- 40-03-5-10A。

母卡連接器：

（1）Samtec ASP_134603_01；

（2）ASP-134603-01 CC-LPC-10 female Lead-Free Low；

（3）這個連接器相當于SEAF-40-06.5-10-A連接器。

DP83640已可確保時鐘頻率較低，而對于更低的頻率波動，在接口卡上設計過濾電路，通過旁路來評估其對系統的影響。VCXO電路采用ICS810252I電路，其專為同步以太網中緩解振蕩而設計。如圖2所示。

2.2 主板形式簡介

主板采用 Xilinx Zynq ZC702，其具有以下資源：

（1）FPGA Zynq 7000具 有ARM雙 核Cortex A9處理芯片；

（2）用于用戶界面和系統控制的以太網接口；

（3）內存資源(DDR3內存，Flash Quad SPI，支持SD卡)；

（4）FMC LPC連接器，以添加D83640雙端口以太網端口模塊；

（5）其它可供調試的資源。

2.3 以太網FMC子卡FMC-FMC-ISMNET-G

此適配器使用兩個以太網接口，各組件如圖3所示。其中GPIO1(J3)和GPIO2(J7)的連接器1x8將被用于連接，或直接連接（分割塊），或通過nappe，以確保對105的信號進行控制。

使用DP83640實現以太網同步功能，及IEEE1588的其他功能：

（1）集成IIEE1588同步時鐘；

（2）數據包緩沖允許重新同步時鐘；

（3）在多個GPIO上同步觸發事件和時間戳。

為實現時鐘修正，能夠在DP83640 ETH1中使用ETH1_25MHz (pin X1)參考時鐘，R22和R23的電阻沒有焊接，在ETH1_25MHz和CARRIER_25MHz信號之間有一個連接。如圖4所示。

3 實驗驗證

對基于IEEE1588開發的多通道同步系統進行測試，證明不同通道間的同步性能。

3.1 試驗目的

選擇“高速運動構件動態特征測試儀”原理樣機作為測試對象，通過試驗證明不同原理樣機的通道之間的相位精度±0.2°（20 kHz）。

3.2 試驗設備

如表1所示。

3.3 試驗步驟

（1）將電腦及兩臺“高速運動構件動態特征測試儀”通過網線級聯。電腦上安裝高速運動構件動態特征測試分析軟件。

（2）從主機箱輸出通道輸出隨機信號，通過三通BNC，將此信號分別輸入給兩臺樣機的任意兩個輸入通道。

（3）打開控制軟件。

注意：每次測試儀應分配不同的IP地址，且和電腦在同一號段。

（4）選擇合適的采樣率，并且設置輸出信號，將“Multi-sine 1”拖拽至output 1，并對輸出信號進行設置，選擇“Upper frequency”為40kHz。

（5）將兩臺分析儀，相應的通道拖入FFT分析模塊中。

（6）在FFT設置模塊內，選擇互譜（Cross spectrum）。

3.4 試驗結果

通過添加FRF H1窗口，可發現，當帶寬為40kHz時候，最大角度為0.4°，當帶寬為20kHz是，最大角度為0.2°。

4 結論

本文研究分布式多通道系統的時間同步問題，給出其時鐘拓撲結構，工作原理，并詳述了系統組成情況。基于IEEE1588協議實現各級聯機箱高速同步，實現動態數據高精度采集，實時處理及分析等功能。驗證了用Ethernet通過IEEE1588協議同步大量系統的技術可行性，開發了用于實施同步系統的邏輯。下一步工作，將研究實現單機64通道，采樣率204.8KS/s，級聯1024通道的高速采集系統的實現方法。