一種雷達回波采集及顯示方案設計

倪文飛，夏 丹，魯長來，毛 飛

(安徽四創電子股份有限公司 安徽 合肥 230000)

0 引言

雷達IQ數據最后以A顯模式展示于計算機界面[1-2]，處理流程包括信號采集及數據發送、數據接收及顯示，用戶可直接觀測A顯波形判斷處理是否正確。文獻[3]闡述了一種S波段信道化數字接收機，文獻[4]論述了一種光纖數據采集的系統設計方法，文獻[5]通過C++實現雷達顯示設計。雷達回波采集及顯示設備存在的主要問題是計算機無法處理標準協議光纖數據，需通過昂貴的光纖采集設備對數據進行處理以便識別數據，提高了設備成本，同時，顯示處理一般通過C++及開發庫設計軟件實現，軟件語法繁瑣，開發周期較長。針對以上問題，首先方案通過光吉比特以太網[6]實現IQ數據傳輸，可減少設備量，其次LabVIEW作為一種高效開發軟件，已應用于眾多開發場景，其圖形操作模式減少了方案數據接收及顯示軟件設計開銷。

1 信號采集及數據發送

1.1 信號采集

雷達時序周期為2 KHz，回波信號為中心頻率30 MHz、帶寬2 MHz的脈沖信號，信號采集的功能是對回波信號進行采樣并將其轉變為數字IQ信號。數字接收機[7]通過ADC芯片以200 MSPS采樣率將模擬回波信號轉換為16位數字信號，以QDR[8]模式將數據傳輸至FPGA芯片，FPGA芯片對所接收到的信號進行數字下變頻處理，最終輸出采樣率4 MSPS的基帶信號。通過數字下變頻[9-11]可有效縮減輸出數據率，節約傳輸帶寬。

圖1中，NCO產生兩路正交的數字混頻信號，ADC輸出數據經過數字混頻轉變為采樣率200 MSPS的零中頻信號，通過FIR抽取濾波器[12]將高頻分量濾除并將采樣率抽成4 MSPS。輸出的IQ信號傳輸至RAM進行數據存儲及讀寫。

圖1 數字接收機原理框圖

1.2 數據發送

發送數據為數字下變頻輸出的IQ信號[13]，二者均為16位數字信號，IQ信號原始數據率為128 Mbps。進行數據發送時，將I信號與Q信號拼接為32位IQ數據，因此每個周期具有2 000個32位IQ數據，IQ數據通過光纖傳輸，傳輸協議為千兆以太網。千兆以太網采樣率為125 MSPS，IQ數據采樣率為4 MSPS，異步讀寫先將數據存儲，然后進行數據讀取，因此異步讀寫可實現低采樣率數據以高采樣率傳輸，FPGA通過雙口RAM實現[14]IQ數據異步讀寫。將每組RAM存儲深度設為2 048×32 bit以保證數據存儲而不溢出。首先在第一個重復周期，即0～500 μs區間，A口RAM以4MSPS采樣率對IQ數據進行實時寫操作，數據依次存儲于A口RAM地址0～1999存儲寄存器中，同時在480～500 μs區間，B口RAM以125 MSPS采樣率依次讀取B口RAM地址0～1999存儲寄存器數據。在下一個500 μs時間內，B口RAM以4 MSPS采樣率對IQ數據進行實時寫操作，在480～500 μs時間內，A口RAM以125 MSPS采樣率進行數據讀操作。因此，通過乒乓讀寫便可實現IQ數據的有效傳輸，圖2為雙口RAM的操作流程圖。

1.3 三速以太網IP核設計

雙口RAM輸出的IQ數據需封裝以太網幀頭才能以標準以太網協議傳輸，幀頭包括目的MAC地址、源MAC地址、IPV4版本協議、源IP地址、目的IP地址及UDP端口號。首先將目的地址設為組播地址230.0.17.1，并將UDP[15]目的端口號設為5 060，封裝后的數據幀包含42 Byte以太網幀頭、2 Byte幀編號值及8 000 ByteIQ數據，數據總長度為8 044。數據幀通過三速以太網[16]內核輸出并經光纖傳輸至網絡交換機，由于數據幀經光纖傳輸，需將以太網內核工作模式設置為1000BASE-X/SGMII-PCS，緩存深度設為2 048×32 bit。將數據輸入三速以太網內核時，在輸入第一個32位數據時，需將以太網內核起始使能信號設置為高，當輸入最后一個32位數據時，需將以太網內核結束使能信號設置為低電平，當檢測到起始使能信號時，開始將數據通過光纖接口發送至網絡交換機，當檢測到結束使能信號時，結束數據發送。雙口RAM操作流程如圖2所示。

圖2 雙口RAM操作流程

2 數據接收及顯示

以太網數據幀通過光纖傳輸至網絡交換機，然后被轉發至計算機，計算機需要解析出以太網數據幀包含的IQ數據，數據接收及解析通過LabVIEW軟件實現。

2.1 數據接收

數據幀封裝協議為UDP，因此需調用UDP多點傳送控件、UDP數據讀取控件及UDP關閉控件，如圖3所示。UDP多點傳送控件的作用是偵聽并接收與所設封裝信息一致的數據幀，因此將偵聽地址設置為230.0.17.1，偵聽端口號設為5 060，與數據幀封裝信息保持一致。當接收到數據幀時，控件將其傳送至UDP數據讀取控件。由于數據幀字節長度為8 044，為防止數據溢出，將數據讀取控件緩存深度設為9 000，使緩存深度大于數據幀長度，否則控件將輸出錯誤指示。其次將超時毫秒設為-1，即在空閑時間，UDP數據讀取控件處于無限等待狀態，否則控件等待超時，將返回錯誤指示而中斷操作。在進行數據包偵聽解析時，可能出現錯誤指示，此時需要調用UDP關閉控件，在產生錯誤指示時，軟件將會執行關閉操作，操作處理流程如圖4所示。

圖3 數據接收及顯示軟件框圖

圖4 數據接收處理

2.2 數據顯示

設計通過計算機界面顯示數據，UDP控件接收到數據后，將42 Byte以太網幀頭去除，只輸出2 Byte幀計數值及8 000 ByteIQ數據。UDP解析控件按每8位輸出數據，原始IQ數據為32位，即I信號與Q信號分別為16位，所以需將輸出數據按每16位拼接以還原I、Q信號。LabVIEW提供出色的腳本編輯功能，通過調用Matlab腳本控件可實現高效科學運算[17]。去除2 Byte幀計數值，每4 Byte長度數據組成一組IQ數據，排列順序依次為I信號高8位數據、I信號低8位數據、Q信號高8位數據及Q信號低8位數據。I信號計算如式(1)所示：

I_data=I_l+I_h×28。

(1)

同理，Q信號的計算為：

Q_data=Q_l+Q_h×28。

(2)

式(1)和式(2)計算所得為補碼，需要將其轉換為原碼。以I_data為例，當I_data最高位為1時，即大于32 767時，表示該值為負數，則I_data原碼計算如式(3)所示：

I_data=I_data-216。

(3)

當I_data最高位為0時，表示該值為正數，則原碼為其本身。Q_data原碼計算過程與I_data類似。圖形界面顯示的為IQ數據幅值，幅值X計算如式(4)所示：

X=10lg(I_data2+Q_data2)。

(4)

幅值顯示通過調用波形顯示控件實現，由于幅值顯示是實時的，需調用While循環結構以保證進程一直執行，對循環結構而言，在無中斷條件產生時，程序一直執行，當執行停止中斷時，程序將停止。

3 光纖通信硬件設計

數據幀通過FPGA芯片EP4SGX230KF40I3產生，數據傳輸通過光纖模塊USOT12F21I實現，該光模塊最大通信速率為2.5 Gbps，滿足光吉比特以太網通信速率需求。圖5為光纖通信原理圖，D1為FPGA，AC34為FPGA系統時鐘管腳，該管腳為FPGA提供系統驅動時鐘，D1通過時鐘管腳AC11及AC10輸出差分時鐘REF_CLK至光纖時鐘輸入管腳AN38及AN39，該時鐘為FPGA光纖接口提供工作時鐘，由于是差分時鐘，因此需在時鐘接收處端接100 Ω電阻。D2為光纖模塊，1腳及3腳為光纖數據發送管腳，7腳及9腳為光纖數據接收引腳，1、3腳與D1的AT36、AT37對接，7、9腳與D1的AT38、AT39對接，D2采用3.3 V電壓驅動，VCC_RX為D2接收驅動提供供電，VCC_RX為D2發送驅動提供供電，均通過磁珠與電源VCC_3P3連接。為使數據傳輸具有良好耦合特性，須在數據串接100 nF電容，如C7，C8，C9，C10，C11，C12。C1，C2，C3為濾波電容，容值分別為47，10，0.1 μF。

圖5 光纖通信原理

4 實驗驗證

圖6中，通過信號源輸出模擬回波信號至數字接收機信號輸入口，數字接收機通過光纖將數據傳輸至計算機顯示，設計通過穩壓電源供電。計算機界面顯示的為最終通過LabVIEW顯示輸出的信號時域圖，可知設計準確顯示了脈沖回波信號。

圖6 現場測試圖

5 結束語

本設計方案的實現方式靈活高效，顯示開發設計可進一步擴展對信號進行頻域分析，設計方法簡單明了。由于采用國際標準的光吉比特以太網作為數據傳輸協議，因此該設計方案也可以運用到其他數據傳輸系統中，在硬件設備量及軟件設計方法上均有優勢。但是，隨著相控陣體制雷達的深入應用及多脈沖信號處理技術的產生，光以太網技術需要面對數據傳輸率上升的問題，需要后續做更深入的思考和研究。