基于FPGA的水聲信號多通道同步采集技術的研究

楊壽佳

摘 ?要：本文設計了一種以FPGA為控制核心，AD7606為采集模塊，基于千兆網和UDP協議進行數據傳輸的水聲信號多通道同步采集系統，解決了水下平臺低功耗、高采樣率的數據采集問題。該設計具有功耗低，可高速實時傳輸，通用性強、易于擴展等優點。

關鍵詞：水聲信號;FPGA;同步采集

1引言

水聲信號是水聲傳感器探測水下目標回波及其輻射噪聲的信息，目前水下探測、目標跟蹤、導航定位、入侵預警等功能的實現，皆離不開水下多個節點同步水聲信號的采集、存儲、分析、處理和研究而獲得的大量目標特征信息。

水聲信號采集系統是水下探測儀器的重要組成部分，開展水聲環境調查所使用的水下儀器要求設備通道多、同步性好、采樣率高。本文設計的水聲信號多通道同步采集系統只一款水聲數據采集的較為通用的系統，除了單板具有多個采集通道外，還可以多個單板級聯實現多通道同步采集，采用千兆以太網實現數據的高速實時傳輸。

2硬件設計方案

多通道實時同步采集系統硬件設計分為AD同步采集、FPGA模塊、千兆網接口電路三個部分組成。AD同步電路采用的是8通道16bit采集芯片AD7606，每個通道都能達到200k采樣頻率。

AD同步采集電路接收工作頻段覆蓋20Hz～40kHz的水聲信號，通過FPGA控制AD同步采集電路采集水聲信號，緩存到FPGA內部FIFO，當FIFO存滿時，通過FPGA控制千兆網口以UDP數據包格式發送到網絡。

2.1 AD同步采集電路

AD同步采集電路功能室完成模擬信號到數字信號的轉換。AD同步采集電路是同步采集系統的重要組成部分。AD同步采集電路主要由ADC芯片構成，本系統采用了ADI 公司的AD7606芯片，它是一款電荷再分配逐次逼近型ADC，集成式8通道同步采樣數據采集系統，片內集成輸入放大器、過壓保護電路、二階模擬抗混疊濾波器、模擬多路復用器、16位200kSPS SAR ADC和一個數字濾波器，2.5V基準電壓源、基準電壓緩沖以及高速串行和并行接口。片上集成模擬鉗位保護，最高能承受±16.5v的電壓，保護著電路安全地運行;采用單5v供電，不需要使用正負雙電源，簡化了硬件結構。

2.2 FPGA模塊

FPGA 模塊是整個系統的控制核心，負責系統中各個模塊的控制，其中包括信號調理模塊的參數配置、AD轉換模塊的轉換頻率控制、數據讀取、以及千兆以太網通信接口模塊的控制。

本系統選用的是Xilinx公司Spartan-6系列芯片XC6SLX45，其擁有高級功耗管理技術，提供了最佳的低功耗和高性能均衡。Spartan-6系列芯片增強了大量的內嵌專用乘法器和專用塊RAM資源，邏輯容量方面有較大的提升，擁有較強的復雜數字信號處理和的能力。

2.3千兆網接口電路

千兆網接口電路是實現FPGA與外部設備的高速數據通信，一個AD7606的8個通道同時以200kHz的采樣率工作時產生的數據量為25.6Mb/s，同時并聯控制兩個或者三個采集模塊時，系統擴展到 16通道、32通道甚至更多時，其數據量也翻倍增長，千兆網口有更高的傳輸帶寬，有更大的擴展空間。

本系統采用的千兆網物理層協議芯片是 88E1111，用于實現以太網協議中物理層功能，并為 MAC 層提供標準接口。88E1111 支持 10Mbps、100Mbps、1000Mbps 三種傳輸速度模式。

本系統采用的是GMII接口與FPGA連接，同時為了隔離PHY協議芯片與RJ45 接口間的干擾并增加驅動能力，在88E1111與RJ45 接口之間增加了網絡變壓器。

3系統數字邏輯設計

本系統數字邏輯設計與實現是利用 FPGA 開發環境和Verilog HDL編程語言進行開發的，系統數字邏輯設計是整個采集系統的核心控制部分，根據FPGA的數字邏輯設計思想，將系統分為不同的模塊。采用自頂向下的設計方法，把系統劃分為基本單元進行模塊化實現，整個系統劃分為以下幾個主要功能模塊：AD轉換控制模塊、FIFO緩存模塊、千兆網傳輸控制模塊。

3.1 AD采樣控制數字邏輯設計

AD采樣控制模塊采用的是Verilog HDL 編程，主要實現多通道AD同步控制和AD采樣控制，AD采樣控制數字邏輯具體實現采用的狀態機控制。

3.2數據緩存模塊數字邏輯設計

數據緩沖模塊主要是用于調節AD采集與網絡傳輸之間，不同位寬、速率的數據流之間的匹配。采集數據同一時刻的一次AD轉換結果數據為16×8=128位，將這128位數據作為一個數據包。在千兆網傳輸過程中，千兆網的傳輸速度遠高于AD數據輸出率，數據緩存模塊便是用于AD模塊和千兆網模塊之間的數據緩沖、位寬和時鐘匹配。

3.3千兆網傳輸模塊數字邏輯設計

本系統采用千兆網接口實現采集數據的數據包的發送，能夠保證在高采樣率、多通道數的情況下的數據傳輸。FPGA與接收設備之間，采用UDP協議進行傳輸。

千兆網通信的實現是將時鐘倍頻模塊、CRC校驗算法模塊統籌起來按照MAC 幀的格式將數據進行封裝。通過物理上的GMII接口將數據發送到PH芯片，由PHY芯片將數據轉發到上位機，實現FPGA與上位機之間的高速通信。

4測試結果及結論

測試實驗采用信號發生器發出單頻108Hz正弦波信號作為1通道數據輸入測試源，采集系統將采集結果通過網口上傳，上位機將接收到的數據存儲為數據包，使用MATLAB軟件分析數據包。如圖1所示，通過MATLAB分析顯示的采集到的結果

與信號發生器產生的信號一致，傅里葉變換分析出的數據結果與輸入信號的頻率均為108Hz。

5結論

本文設計的水聲信號多通道同步采集系統，實現了多通道信號的采集傳輸功能，經過有效的系統測試和數據分析，證明了該系統穩定有效。本系統設計靈活，采用模塊化設計，可根據不同的應用場景進行通道擴展，進一步增強了系統在其他領域應用的靈活性。

參考文獻

[1] ?王之程，陳宗岐，于沨等.艦船噪聲測量與分析[M].北京;國防工業出版社，2004;188-198

[2] ?徐文波，田耕. Xilinx FPGA開發實用教程[M]. 北京：清華大學出社，2012：14-15.

[3] ?鞏峰. 基于FPGA 的千兆以太網控制器的設計與實現[D].西安電子科技大學，2014.

[4] ?Ullah S，Mohaisen M，Alnuem M A. A review of IEEE 802.15.6 MAC，PHY，and security specifications [J]. International Journal of Distributed Sensor Networks，2013，2013.