一種新穎的低功耗低相位噪聲VCO設(shè)計(jì)

羅 永 剛

(山東理工大學(xué) 電氣與電子工程學(xué)院，山東 淄博 255049)

0 引言

使用無(wú)線平臺(tái)的工業(yè)通信系統(tǒng)十年來(lái)一直是非常有前途的領(lǐng)域[1-2]。對(duì)于藍(lán)牙、物聯(lián)網(wǎng)和WiFi標(biāo)準(zhǔn)應(yīng)用，頻率合成器需要生成2.4～2.48 GHz頻段的信道頻率，因此，壓控振蕩器(VCO)的調(diào)諧范圍不可低于80 MHz。在無(wú)線收發(fā)器的幫助下，用于發(fā)送和接收數(shù)據(jù)的無(wú)線傳感器節(jié)點(diǎn)通常使用電池能量來(lái)操作，但頻繁更換系統(tǒng)中電池則增加了監(jiān)控難度及人力、物力等成本。VCO是收發(fā)器中耗電量較大的一個(gè)模塊，因此在保持性能指標(biāo)良好的同時(shí)，需要降低VCO的功耗。

在頻率2.4 GHz處已相繼出現(xiàn)了多款VCO文獻(xiàn)的報(bào)道。雖然文獻(xiàn)[3]、[4]都取得了較低的相位噪聲，但卻以增加功耗為代價(jià)。文獻(xiàn)[5]采用倍頻技術(shù)，基于180 nm CMOS工藝設(shè)計(jì)了一款較低功耗的VCO，由于相位噪聲較差，致使VCO的品質(zhì)因數(shù)僅為160 dBc/Hz。文獻(xiàn)[6]報(bào)道了一款使用PMOS二極管實(shí)現(xiàn)的VCO，其取得了-113.4 dBc/Hz@1 MHz的相位噪聲，但功耗較大。從上述結(jié)果可以看出，相位噪聲隨著功耗的增加而得到改善，因此，需要一種新的VCO架構(gòu)來(lái)降低其相位噪聲，且急需低功率VCO的合理解決方案。本文研究了傳統(tǒng)的LC-VCO結(jié)構(gòu)，并對(duì)結(jié)果進(jìn)行了研究。比較了傳統(tǒng)的VCO功耗性能折衷，并在此基礎(chǔ)上提出了一種全新的CMOS VCO電路結(jié)構(gòu)。

1 壓控振蕩器

交叉耦合LC振蕩器是鎖相環(huán)中的重要組成部分，已廣泛用于接收器和發(fā)射器中。下面給出了3種可能的基本VCO架構(gòu)：

1) 僅采用NMOS器件設(shè)計(jì)的NMOS VCO。

2) 僅采用PMOS器件設(shè)計(jì)的PMOS VCO。

3) 采用CMOS器件設(shè)計(jì)的CMOS VCO。

圖1分別給出了PMOS VCO和NMOS VCO的原理圖。圖中形成LC諧振回路的電感和可變電容必須從兩側(cè)對(duì)稱，以確保電路差分工作。當(dāng)差分信號(hào)施加在如圖2(a)所示的交叉耦合電路中時(shí)，產(chǎn)生差分負(fù)電阻，補(bǔ)償能量損耗。

圖1 PMOS VCO和NMOS VCO原理圖

圖2 交叉耦合NMOS電路以及小信號(hào)模型

圖2(b)中，節(jié)點(diǎn)1、2處的電流分別為

(1)

(2)

式中：v為加在晶體管Mn1漏極和Mn2漏極之間的電壓；rds1和rds2分別為晶體管Mn1和Mn2的漏源極間電壓；gm1和gm2分別為晶體管Mn1和Mn2的小信號(hào)跨導(dǎo)。

由于在電路設(shè)計(jì)中兩個(gè)NMOS器件完全相同，故有：

gm1=gm2=gm

(3)

rds1=rds2=rds

(4)

(5)

由于兩個(gè)NMOS晶體管交叉耦合相接，因此，兩個(gè)NMOS晶體管的等效跨導(dǎo)gmNMOS為

(6)

由圖3(a)可見(jiàn)，兩個(gè)交叉耦合結(jié)構(gòu)并聯(lián)連接，與僅NMOS或PMOS VCO相比，其電路的總跨導(dǎo)加倍。CMOS VCO的有效跨導(dǎo)gmCMOS為

(7)

圖3 本文提出的VCO與傳統(tǒng)VCO的比較圖

由圖3(b)可見(jiàn)，在努力使功耗最小化的同時(shí)，改善了VCO的相位噪聲性能。在該電路中，除了簡(jiǎn)單的互補(bǔ)MOS結(jié)構(gòu)外，還增加了級(jí)聯(lián)的交叉耦合PMOS(Mp3和Mp4)結(jié)構(gòu)，以最大限度地降低電路功耗對(duì)于外部偏置電流的依賴性。VCO核心需要偏置電流來(lái)獲得所需的跨導(dǎo)，并最大限度地降低器件和工藝變化對(duì)電路性能的影響，但外部偏置電流會(huì)增加功耗并降低VCO的相位噪聲。由于本文在所提出的CMOS架構(gòu)中連接了額外的交叉耦合PMOS(Mp3和Mp4)，故而提出的CMOS VCO的總跨導(dǎo)為

(8)

對(duì)于相同大小的偏置電流，與NMOS或僅PMOS拓?fù)湎啾龋岢龅腃MOS VCO的跨導(dǎo)提高了3倍。因此，與傳統(tǒng)的CMOS VCO相比，所提出的CMOS VCO只需較少的外部偏置電流便可產(chǎn)生更高的跨導(dǎo)，因而可以消耗更低的功耗。所提出的VCO在功耗、相位噪聲和交叉耦合晶體管的開(kāi)關(guān)能力方面表現(xiàn)出了較優(yōu)的性能。

在所提出的架構(gòu)中，為了降低PMOS的柵極電阻，設(shè)計(jì)中使用多指MOSFET，通過(guò)將晶體管Mp5和Mp6并聯(lián)連接到Mp3和Mp4來(lái)實(shí)現(xiàn)多指MOSFET設(shè)計(jì)。將Mp3、Mp4、Mp5和Mp6設(shè)置成相同的尺寸以獲得最小電阻，從而更好地匹配MOSFET。在MOSFET中柵極電阻直接導(dǎo)致熱噪聲，并會(huì)降低VCO的相位噪聲性能，因此，通過(guò)降低柵極電阻的方式，所提出的電路進(jìn)一步優(yōu)化了電路的相位噪聲。噪聲的頻譜非常大，在工作頻率范圍內(nèi)總是存在噪聲電壓分量，該噪聲電壓充當(dāng)電路所需的觸發(fā)電壓。Mn3和Mn4相連接，組成電路的電流鏡拓?fù)浣Y(jié)構(gòu)，基于Mn5實(shí)現(xiàn)的二極管充當(dāng)連接負(fù)載，其電阻值等于1/gm。Mn4晶體管尺寸的寬長(zhǎng)比是Mn3晶體管的3倍，這使得Mn4分支中的電流是Mn3和Mn5分支中電流的3倍；同時(shí)，在設(shè)計(jì)中添加的Mn3和Mn4增加了電路的電流驅(qū)動(dòng)能力。當(dāng)耦合的MOSFET對(duì)獲得的差分負(fù)電阻值高于無(wú)源電感的寄生電阻時(shí)，CMOS VCO開(kāi)啟振蕩。在該設(shè)計(jì)中，可變電容由PMOS晶體管實(shí)現(xiàn)，選擇MOS電容和電感的大小以獲得所需的振蕩頻率和調(diào)諧范圍。所提出的電路以這樣的方式偏置，可以降低所需的偏置電流，由此降低了功耗。

2 實(shí)驗(yàn)結(jié)果與分析

采用TSMC 0.18 μm RF CMOS工藝對(duì)本文所提出的新穎的CMOS VCO進(jìn)行設(shè)計(jì)，電路仿真以及版圖繪畫工作均在Cadence軟件中完成。芯片流片工作采用MPW服務(wù)實(shí)現(xiàn)，圖4為流片實(shí)現(xiàn)的VCO芯片照片，其不包含焊盤的芯片(大小為520 μm×340 μm)。芯片在1.8 V供電電壓下，僅消耗了2.9 mW的功耗。

圖4 VCO芯片照片

圖5為振蕩頻率的測(cè)試結(jié)果，其中調(diào)諧電壓在0～1.8 V變化，所提出的VCO振蕩頻率為2.522～2.378 GHz，覆蓋了藍(lán)牙、物聯(lián)網(wǎng)和WiFi等標(biāo)準(zhǔn)應(yīng)用系統(tǒng)的2.4～2.48 GHz的頻段。在振蕩頻率2.45 GHz處，對(duì)VCO的相位噪聲進(jìn)行了測(cè)試，測(cè)試結(jié)果如圖6所示。由圖可見(jiàn)，該VCO取得了-124.3 dBc/Hz@1 MHz的相位噪聲。

圖5 振蕩頻率測(cè)試結(jié)果

圖6 相位噪聲測(cè)試結(jié)果

為了驗(yàn)證所提出結(jié)構(gòu)的優(yōu)越性，在相同的調(diào)諧電壓下，仿真對(duì)比了PMOS VCO、NMOS VCO、傳統(tǒng)的CMOS VCO及本文提出的電路的功耗和在1 MHz下的相位噪聲，其結(jié)果如圖7所示。由圖可見(jiàn)，在相同的功耗消耗下，本文提出的CMOS VCO取得了最優(yōu)的相位噪聲特性。為了實(shí)現(xiàn)相同的相位噪聲，與提出的CMOS VCO相比，NMOS VCO、PMOS VCO和傳統(tǒng)的CMOS VCO需要消耗更多的功耗。

圖7 功耗對(duì)相位噪聲影響

表1為仿真結(jié)果與測(cè)試結(jié)果的對(duì)比情況。由表可見(jiàn)，仿真結(jié)果與測(cè)試結(jié)果基本一致。在振蕩頻率和功耗兩方面，仿真結(jié)果能表征電路的實(shí)測(cè)特性；在相位噪聲方面，與仿真結(jié)果相比，測(cè)試結(jié)果性能略差，比仿真結(jié)果高了5.1 dB，分析其原因主要有：

1) 所采用的CMOS器件噪聲模型精確度不夠。

2) 由于工藝穩(wěn)定性的因素，仿真結(jié)果中用到的襯底參數(shù)的設(shè)置很難與實(shí)際的保持完全一致。

表1 VCO測(cè)試與仿真結(jié)果比較

為了使仿真得到的相位噪聲能夠更好地與實(shí)測(cè)結(jié)果一致，可以進(jìn)一步地優(yōu)化CMOS器件的噪聲模型，并根據(jù)工藝的實(shí)際情況，在仿真過(guò)程中對(duì)襯底參數(shù)作進(jìn)一步地優(yōu)化調(diào)整，以便更好地模擬工藝過(guò)程中的襯底特性。

為了驗(yàn)證本文所提出VCO電路理論的合理性及先進(jìn)性，表2為射頻VCO的比較結(jié)果[6-10]。為了便于比較，采用由下式計(jì)算得到的品質(zhì)因數(shù)作為FOM指標(biāo)。由表可見(jiàn)，本文設(shè)計(jì)的VCO取得了最優(yōu)的FOM特性，且所占據(jù)的芯片面積最小。

(9)

式中：P為VCO的相位噪聲；fosc為中心振蕩頻率；Δf為偏移頻率；PVCO為VCO的功耗。

表2 射頻VCO比較結(jié)果

3 結(jié)束語(yǔ)

本文針對(duì)2.4 GHz ISM頻段RF應(yīng)用提出了新的CMOS VCO架構(gòu)。從理論分析中研究了傳統(tǒng)VCO架構(gòu)和提出的CMOS VCO架構(gòu)的性能。將本文提出的VCO的結(jié)果與傳統(tǒng)LC VCO的性能進(jìn)行了比較，結(jié)果表明，本文提出的VCO可在相同的功耗消耗下實(shí)現(xiàn)更優(yōu)的相位噪聲特性。芯片實(shí)測(cè)結(jié)果表明，本文提出設(shè)計(jì)的VCO在僅消耗了2.9 mW的功耗下，取得了-124.3 dBc/Hz@1 MHz的相位噪聲。與功耗值小于3 mW的其他架構(gòu)相比，本文提出的電路結(jié)構(gòu)設(shè)計(jì)性能更好。