小型遙測數據采集存儲裝置設計

(上海宇航系統工程研究所，上海 201109)

0 引言

運載火箭飛行試驗是運載火箭研制過程中的重要環節，在飛行試驗中，通過遙測系統采集記錄火箭飛行試驗中的工作狀態參數，進而評估火箭的各種技術指標。

隨著航天技術的迅速發展，對運載火箭的運載能力提出了更高的要求。運載火箭外形尺寸和體積的增大，以及捆綁助推器等新狀態，導致運載火箭遙測參數的數量和采樣率都有了較大增長[1]。對于成熟型號運載火箭，為改進載荷能力，需要進行相關參數測量，從而為后續性能改進提供工程數據，這就需要對遙測數據波道進行調整。而現有測量波道已趨于飽和，如對已有數據采集設備進行更改會涉及到多個技術狀態變化，不適用于高密度發射形勢。對于新增測量需求，可將部分無實時性要求的測量參數通過存儲器的形式事后獲得，與無線傳輸方式相比，該種方式具有系統架構簡單、獲取數據可靠的優點，在飛行器飛行試驗中具備廣泛的應用[2]。

針對運載火箭不同技術狀態下新增參數的測量需求，本文設計一種具備存儲功能的小型數據采集裝置。該裝置對運載火箭飛行過程中的多路參數進行采集并存儲，待回收后可通過專用測試設備對存儲的數據進行讀取并分析。該種測試方法獨立于現有遙測系統，不占用現有遙測系統波道，并具有設計簡便、可回收、體積小、可靠性高等特點，可推廣應用于多種型號運載火箭飛行試驗過程中的參數測量，為運載火箭設計改進提供技術基礎。

1 系統設計

數據采集記錄裝置測量需求如下：

1)測量路數：16路，包含4路2 kHz的速變信號，以及頻率不大于15 Hz的12路緩變信號；

2)信號類型：幅值為0～5 V，采樣精度為8位；

3)測量時間：不大于200 s。

根據測量需求，設計原理如圖1所示。數據采集記錄裝置由電源板和主控板組成。其中，28 V電源由電池提供，電源板將28 V電源濾波后轉換成主控板所需電壓；主控板負責控制數據采集、編幀和存儲任務。

主控板以FPGA為控制核心，控制模擬開關及AD轉換器進行傳感器信號的采集，并將采集到的數據存儲至存儲芯片中。為與系統時標進行統一，使用起飛信號作為數據采集存儲動作的啟動指令。為提高數據存儲的可靠性，在主控板上設置2塊完全相同的存儲芯片，互為備份，同時存儲，確保在回收時，當其中一個出現故障，另一個存儲芯片能保證數據的完整回讀。

數據采集記錄裝置與測試設備之間設置數據回讀接口，在數據回收時，接收測試設備命令，將測試數據通過數據回讀接口傳輸到測試設備進行分析。

圖1 數據采集記錄裝置原理框圖

2 硬件設計

2.1 主控芯片選型

FPGA具有功能集成度高、邏輯資源豐富、可重復編程、速度快、效率高、設計靈活等優點，廣泛應用于數字系統設計。本產品選用Xilinx公司生產的XC3S500E型芯片作為控制芯片來完成整機的功能和時序控制，該芯片具備豐富的邏輯資源，融合了RAM和用戶I/O，適用于大規模時序電路的開發和設計[3]。

上電初始化完成后，FPGA周期性從其內部RAM中讀出幀格式信息。通過幀格式數據設置，可以更改不同信號的采樣頻率，產生模擬開關以及AD控制信號，將采集到的信號按幀格式編幀，存儲至FLASH芯片，并提供芯片數據的回收讀數以及擦除功能。

2.2 AD及模擬開關選擇

16路傳感器信號經模擬開關進行依次選通，接入到AD轉換芯片進行轉換，得到的二進制數據傳輸至FPGA進行存儲和處理。模擬開關的切換由FPGA控制，在FPGA內部設置幀格式，FPGA根據幀格式順序依次打開模擬開關，對選通的相應路數的模擬信號進行AD轉換。通過改寫幀格式數據，可對待測信號的采樣頻率以及采樣順序進行控制。

模擬開關選用AD公司的ADG1206，該芯片由±15 V供電，可對16路輸入信號進行切換，典型切換時間為80 ns，且封裝小，有利于產品的小型化設計[4]。AD轉換芯片選用AD7892-1，該芯片具備12位分辨率，轉換速率為500 ksps，輸入信號范圍為-5～+5 V，自帶參考電壓模塊[5]。為保證采樣精度，選用精度以及穩定度更高的外部參考源AD845作為AD7892參考電壓端的外部輸入。為保證阻抗匹配，模擬開關輸出端通過電壓跟隨器LM110連接到AD芯片輸入端。

圖2 AD轉換原理框圖

2.3 存儲芯片選擇

常用的非易失性存儲芯片有E2PROM、NorFlash、NandFlash等，其中E2PROM的寫入速度較慢，NandFlash需要特殊的控制接口和軟件算法，均不適合本數據采集記錄裝置的應用。設計中選用Atmel公司的AT25DF641，該芯片為SPI型FLASH，具有引線少、接口簡單、使用方便的優點。芯片存儲容量為64 Mbit(8MByte)，單字節典型編程時間為7 μs，單頁(256Bytes)最大編程時間為3 ms。芯片在使用前需執行擦除操作，擦除操作可按扇區、塊或整片執行，芯片的擦除壽命為10萬次[6]。由于擦除操作耗時較長，設計時在寫入操作前先進行整片FLASH的擦除。AT25DF641電原理圖見圖3。

圖3 存儲芯片電原理圖

2.4 數據回讀接口設計

數據回讀接口用于在回收時讀取FLASH中的數據，并可以在數據采集時對FLASH狀態進行監控，以及通過測試設備對數據采集記錄裝置發出指令進行控制。硬件接口采用RS422模式，接口原理圖見圖4。電路設計中，對于輸入信號，采用120 Ω終端匹配電阻來進行阻抗匹配，并添加1 KΩ的上下拉電阻，當輸入信號處于未連接或意外斷開的狀態時，接收端有固定的差分輸入電壓。對于輸出信號，為避免輸出端意外短路，串接10 Ω的保護電阻。RS422電路具備較強的抗共模干擾能力，信號容差性好，且接口協議可自定義，在多種數據通信場合得到廣泛應用[7]。

圖4 RS422接口原理圖

2.5 電源模塊設計

電源板為整機供電，28 V一次電源經電磁濾波器EMI濾波后，輸入至16～40 V寬輸入開關電源DC/DC模塊，產生控制板所需的二次電源±15 V及+5 V。

EMI濾波器用在電源模塊的輸入端，其主要作用是抑制DC/DC的開關噪聲對電源母線產生干擾，同時抑制DC/DC端的共模和差模干擾，以及對內部DC/DC進行防過壓和防過流保護。DC/DC模塊為換流模塊的核心電路，主要功能是將一次電源28 V電壓，隔離后轉換成測量系統所需要的±15 V以及+5 V電壓，同時功率與電壓輸出品質滿足系統負載使用要求。根據負載評估結果及電源品質輸出要求，同時選擇成熟可靠廠家產品，采用Interpoint公司的DC/DC芯片。該公司DC/DC芯片同時具備短路保護、輸入輸出電氣隔離、以及耐50 V瞬時沖擊的特性，成熟度較高，經過國內外多發飛行試驗的考核。

3 軟件設計

數據采集記錄裝置的軟件功能主要包括：根據起飛信號到來時間，以及幀格式要求，控制模擬開關及A/D轉換，進行模擬信號采集，將采集到的數據存儲至FLASH中；通過RS422接口接收測試設備命令，在回收后，讀取FLASH中存儲的數據。軟件功能框圖見圖5。

圖5 軟件功能框圖

3.1 幀格式設計

根據對測量需求的分析，需采集的信號包括4路2 kHz的速變信號，以及12路緩變信號。根據采樣定理，為保證采樣質量，采樣頻率至少為信號頻率的2倍，同時考慮到FLASH芯片AD25DF641的頁編程字節數為256，為此設計如下幀格式：

1)副幀長度：50；子幀長度：10；全幀字數：500；

2)字長：8 bits，碼速率：200000 bps(25 K Byte/s)；

3)副幀采樣率：50 Hz；子幀采樣率：2.5 kHz；

4)測量時間：200 s，總數據量：5 M Bytes。

其中，每路速變信號占2個子幀，采樣率為5 kHz。緩變信號在每個副幀中采樣一次，采樣率為50 Hz。同時，在幀格式中添加幀同步標識以及幀計數，防止丟幀以及誤幀情況。

為節省硬件空間，幀格式數據放置于FPGA內部。FPGA在進入采集模式后，周期性地從幀格式存儲空間讀取通道號和通道類型，根據類型產生不同的時序。通道類型包括待采信號、幀同步、幀計數以及空波道等。當信號采集需求發生變化時，通過更改幀格式數據文件即可實現不同采樣率的控制。

3.2 模擬開關及A/D轉換控制

由于模擬開關的切換需要一定的穩定時間，軟件設計時預留足夠的時間，保證模擬開關穩定以后，再進行A/D轉換。

A/D芯片AD7892轉換時序見圖6，在CONVST信號的上升沿，采樣保持器進入保持狀態，并開始A/D轉換。經過一定的轉換時間tCONV后，EOC信號輸出負脈沖表明轉換結束。當CS、RD信號有效，經過t6時間后，即可在數據總線上獲得12位數據。12位數據全部送入FPGA，可根據采樣精度需求，選取相應位數進行編幀。本設計為8位字長，且由于輸入的模擬信號為0～5 V，故選取第11至第4位進行存儲。

圖6 A/D轉換軟件時序圖

3.3 FIFO選擇

根據對幀格式的分析，每幀數據大小為500字節，時長為20 ms。對FLASH存儲芯片AT25DF641進行寫操作時，需要寫控制字、寫數據和編程，這些都需占據一定時間。在此期間采集的數據是連續不斷送來的，需要使用FIFO進行緩存，否則會丟失該時間段內的參數。為得到最快的寫FLASH速率，選用頁編程模式，每次可對256 Bytes的數據進行編程，最大頁編程時間為3 ms，設計時選用512 Bytes的FIFO進行數據的緩存。基于系統集成化的考慮，選用FPGA內部FIFO，充分利用了FPGA強大的資源，減小了系統體積，同時節省硬件成本[8]。

3.4 FLASH控制

對FLASH芯片AT25DF641的操作包括擦除、寫操作以及讀操作。對于寫操作來說，在每次編程前要先進行寫使能，允許對芯片進行編程操作，然后發送頁編程命令、地址以及需要寫到FLASH中的數據。頁編程命令時序圖見圖7。AD25DF641可自動檢測、報告編程或擦除失敗，在編程結束時可通過讀相關寄存器來查詢編程是否成功，如沒有編程成功，則將該頁地址寫入FLASH特定地址，供回收數據時參考。

圖7 FLASH頁編程時序圖

4 可靠性及關鍵技術

4.1 結構可靠性設計

數據采集記錄裝置需要經過硬回收，工作環境惡劣，如高沖擊過載、高溫、高壓等，易對內部電子器件造成損害[9]。數據采集記錄裝置在落地硬回收的過程中，一方面因與地面撞擊，會產生巨大的撞擊力，需要對殼體進行抗高過載防護設計；另一方面，因數據采集記錄裝置在隨艙段飛行過程中，具有較高的動態性能，對其內部電路產生較大的慣性作用力，因此需要在殼體內部設置多層緩沖材料，并對印制板進行灌膠處理。

通過特殊的結構設計和電裝工藝，確保產品可耐受大劑量沖擊應力，確保隨火箭箭體墜落至地面時產品不損壞，從而可靠回收數據。

4.2 軟件可靠性設計

數據在回收后需要進行分析，對飛行過程中的重要參數進行還原。所以應保證數據采集記錄裝置工作的穩定、可靠[10]。設計時采用以下技術：

1)位置標識技術：每幀數據為500 Bytes，FLASH芯片AT25DF641每頁包含256 Bytes，因此在存儲時把每幀數據均分為2塊，在每一塊數據的末尾加上6個字節的位置信息，記錄本塊數據的具體位置，在數據回收時可方便的進行參數的恢復，避免由于外界干擾導致的數據丟失。

2)FLASH分頁存儲技術：每幀數據占據的存儲空間為2頁，軟件在進行到寫數據模式時，先順序檢測每頁是否有數據，如有則跳至下一頁地址，直至跳轉至空白頁進行數據寫入。這樣一方面保證不會覆蓋已寫入的數據，另一方面避免頻繁的對FLASH芯片初始地址的頁面進行操作，造成芯片損壞。

3)冗余設計：為提高數據存儲的可靠性，在主控板上設置2塊完全相同的存儲芯片，互為備份，同時存儲，確保在回收時，其一出現故障，另一個存儲芯片保證數據的完整回讀。

5 試驗結果與分析

數據采集記錄裝置以“起飛”信號為起點開始記錄數據，與系統時標起點統一。當數據采集試驗結束后，從數據采集記錄裝置中回收數據，以起飛信號作為起點，結合幀格式來繪制波形，可以得到16路傳感器信號在200 s內的變化趨勢。

為驗證測試數據采集記錄裝置的功能性能，設計生產了原理樣機，使用測試設備模擬傳感器信號，包括正弦波、方波、三角波等。數據采集記錄裝置對上述波形進行采集，結束后進行數據回收，并用上位機軟件對數據進行波形繪制，輸入及輸出波形見圖8。可見，數據采集記錄裝置中存儲的數據未見異常，與測試設備輸出波形一致。

圖8 測試波形圖

6 結論

本文介紹了一種具備存儲功能的遙測數據采集裝置的設計方法及其可靠性設計。該裝置可對多路信號進行采集、編幀及存儲，并在數據存儲時采用了位置標識、分區存儲、冗余設計等技術，能夠可靠地進行數據存儲及回收分析，為后續運載火箭的設計改進提供了有效數據支持。該裝置設計靈活，節省了無線信道帶寬，提高了運載火箭數據獲取的準確性與可靠性，以低成本、低風險的方式解決了現有遙測波道余量不足的問題，具有一定的推廣價值。