多通道隔離電壓采集板設(shè)計(jì)及驗(yàn)證

桑尚銘 殷聰如 溫星曦 張 顯 羅 震 彭 帥

(北京東方計(jì)量測試研究所，北京 100086)

1 引 言

衛(wèi)星地面供配電測試設(shè)備是衛(wèi)星地面電氣支持設(shè)備的重要組成部分，是模擬電源同衛(wèi)星電源分系統(tǒng)接口的控制設(shè)備，實(shí)現(xiàn)對衛(wèi)星進(jìn)行供配電控制、供電參數(shù)測量、狀態(tài)監(jiān)視以及臍帶電連接器的電脫控制，用于衛(wèi)星的地面供電、蓄電池充電、有線參數(shù)采集、有線指令控制、分離控制、警示燈控制等任務(wù)，滿足衛(wèi)星在各階段和各種試驗(yàn)場合整星測試任務(wù)的要求，它為衛(wèi)星各個分系統(tǒng)的設(shè)備提供安全可靠的能源供給[1-3]。其中衛(wèi)星母線電壓、二次電源及遙測指令等電壓信號模擬量的采集是供配電測試系統(tǒng)的重要環(huán)節(jié)。

傳統(tǒng)的測試設(shè)備往往采用光耦或者磁耦等方式實(shí)現(xiàn)衛(wèi)星和地面測試設(shè)備間隔離，光耦具備信號單向傳輸及輸入輸出端完全隔離等特點(diǎn)，但是光耦的等效電路為二極管，在地面測試電路中使用光耦作為測試接口電路，往往會引起星上設(shè)備輸出端口的阻抗變化；磁耦隔離是通過內(nèi)部集成變壓器，通過磁場實(shí)現(xiàn)信號傳輸，存在EMI干擾性問題及自身隔離性不高等問題。本文所用方法為采用電容隔離式，電容隔離式采用SiO2作為電介質(zhì)材料，具有擊穿電壓高，電磁泄漏小等優(yōu)勢，適合應(yīng)用在地面測試設(shè)備中，此外，傳統(tǒng)的地面測試設(shè)備較少做通道間隔離考慮，隨著衛(wèi)星的復(fù)雜度不斷提高，星上電源母線和二次電源之間往往存在多個地，為了防止地面設(shè)備在測試過程引起星上電源不同地之間短路，在多通道隔離電壓采集板研制過程中，除了對以往對星地的隔離性進(jìn)行關(guān)注之外，還需要考慮地面測試設(shè)備通道間的隔離性。

本文介紹的多通道隔離電壓采集板卡設(shè)計(jì)，提出采用地面測試設(shè)備通道間隔離性的測試方法，并予以驗(yàn)證，為衛(wèi)星地面測試階段的電源測試提供保障。

2 系統(tǒng)介紹

多通道隔離電壓采集板為符合CPCI機(jī)械和電氣規(guī)范的單槽PXI模塊化板卡，測量范圍(0～100)V，測量最大允許誤差優(yōu)于±(0.1%+3mV)，通道間電壓隔離度250V。

多通道隔離電壓采集板卡通過PXI板卡標(biāo)準(zhǔn)J1接插件與PXI總線通信，滿足供配電地面測試設(shè)備對母線電壓及二次電源電壓等模擬量的隔離采集需求，如圖1所示。

圖1 板卡連接示意圖Fig.1 Schematic diagram of board connection

3 硬件部分設(shè)計(jì)

3.1 電路設(shè)計(jì)

多通道隔離電壓采集板硬件的模擬部分主要包括電阻分壓電路、隔離電源電路、隔離運(yùn)放電路及多路AD采集電路，數(shù)字部分主要包括以FPGA為主的AD讀取電路及以PCI9504通訊芯片為主的接口電路，其方案設(shè)計(jì)如圖2所示。

圖2 硬件框圖Fig.2 Hardware block diagram

本系統(tǒng)采用3U標(biāo)準(zhǔn)CPCI板卡設(shè)計(jì)，支持32位數(shù)據(jù)總線和32位地址總線，考慮到供配電系統(tǒng)的擴(kuò)展性，與母板通信只用了CPCI規(guī)范中的J1端口[4]。

本系統(tǒng)硬件設(shè)計(jì)數(shù)字電路部分采用專用的接口協(xié)議芯片PCI9054，選用PLX公司的PCI9054作為總線橋接芯片,可實(shí)現(xiàn)PCI總線與FPGA的無縫連接[5]。

模擬電路部分包括了14路電阻分壓電路、14路隔離運(yùn)放及對應(yīng)的信號調(diào)理電路、2組共14通道AD采集電路，其中1～7通道由第1路AD完成信號采集，8～14通道由第2路AD完成信號采集。

被測信號主要包括星上母線電源、二次電源、遙測指令信號，其常見接口電路如圖3所示。

圖3 常見被測接口電路圖Fig.3 Common interface circuit to be tested

其中，被測信號和被測地之間往往存在不定值的輸出阻抗，根據(jù)以往經(jīng)驗(yàn)歸納總結(jié)可知，星上信號接口的等效輸出阻抗一般在0～10kΩ范圍內(nèi)，因此多通道隔離電壓采集板卡每一路電阻分壓電路的阻值應(yīng)遠(yuǎn)大于星上信號接口的輸出等效阻抗。隔離原理框圖如圖4所示，其中Vn1代表第一路星上信號，Vnn代表第n路星上信號，本板卡共14路通道，采用了14組0.98MΩ和20kΩ電阻串聯(lián)的形式進(jìn)行分壓電路設(shè)計(jì)，各組分壓電阻間互相隔離且對應(yīng)一個固定的采集通道。分壓電阻阻值的選擇主要考慮到以下三點(diǎn)原因。

圖4 隔離原理框圖Fig.4 Isolation block diagram

1)測量電路輸入阻抗設(shè)定為1MΩ，和常見萬用表電壓測量檔位輸入阻抗類似，方便用戶使用習(xí)慣；

2)1MΩ電阻可以有效減少對被測接口電路的干擾，避免測量設(shè)備拉低星上設(shè)備電平，減少引入誤差的產(chǎn)生；

3)通過0.98MΩ搭配20kΩ串聯(lián)電阻分壓，將被測信號(0～100)V分壓成(0～2)V給隔離運(yùn)放，可滿足隔離運(yùn)放對電壓輸入范圍的要求。

同樣為了減少分壓電路對隔離運(yùn)放的影響，隔離運(yùn)放的輸入阻抗應(yīng)盡可能高，常見的ISO124U等隔離運(yùn)放輸入阻抗只有200kΩ[6]，不能滿足分壓電阻對后級隔離運(yùn)放的輸出阻抗要求，本板卡選擇AMC1311B型隔離運(yùn)放，AMC1311B是一款電容式隔離運(yùn)放，具有高輸入阻抗等特點(diǎn)，等效輸入阻抗為1GΩ，遠(yuǎn)遠(yuǎn)大于分壓電阻阻值，滿足多通道隔離電壓采集板卡的研制需求。

信號調(diào)理電路如圖5所示，輸出電壓Vout為

Vout=2(Vp-Vn)

(1)

式中：Vp——差分輸入信號的正；Vn——差分輸入信號的負(fù)；Vout——信號調(diào)理后輸出信號。

圖5 信號調(diào)理電路原理圖Fig.5 Signal conditioning cicuit schematic

該調(diào)理電路主要實(shí)現(xiàn)了以下兩個功能。

1)實(shí)現(xiàn)差分轉(zhuǎn)單端，將差分信號轉(zhuǎn)成單端信號，方便給AD采集；

2)實(shí)現(xiàn)了一級兩倍放大。

通過信號調(diào)理電路，將(0～2)V的差分輸入信號轉(zhuǎn)成(0～4)V的電壓信號。運(yùn)放選擇AD8541，同樣采用從PXI機(jī)箱背板取電的方式用于運(yùn)放供電，此運(yùn)放具備單電源供電，軌到軌輸出，1MHz的信號帶寬等特性，滿足本電路的應(yīng)用需求。

多通道隔離電壓采集板卡單塊板卡采用14路相同的信號調(diào)理電路，這些信號調(diào)理電路互相共地，可以通過多路AD實(shí)現(xiàn)多通道的同時(shí)采集功能。

本板卡采用ADS8588H模數(shù)轉(zhuǎn)換芯片實(shí)現(xiàn)數(shù)據(jù)采集，主要原因如下。

1)該芯片具備8通道采集功能，兩片芯片即可滿足14路信號采集需求；

2)14路通道，每一路均需要單獨(dú)的隔離運(yùn)放、隔離電源及調(diào)理電路，以上元器件占用了大量的電路板空間，ADS8588H芯片封裝相對小，且不需要過多的外圍電路，可以滿足項(xiàng)目使用需求；

3)ADS8588H是一款16位AD，其線性度及溫度系數(shù)引入誤差不超過最后兩位，經(jīng)過計(jì)算，AD環(huán)節(jié)的引入誤差不超過1/214≈0.006%，滿足板卡對數(shù)據(jù)采集精度的要求。

采用成熟的SPARTAN3 FPGA作為主控芯片，用以實(shí)現(xiàn)AD數(shù)據(jù)的采集，實(shí)現(xiàn)方案常見，不在本文中贅述。

3.2 外觀設(shè)計(jì)

被測信號輸入連接器采用軍品等級的J14A-62ZJ，采用彎針連接器，方便焊接生產(chǎn)，外部通訊采用CPCI-J1標(biāo)準(zhǔn)連接器，可用于標(biāo)準(zhǔn)PXI機(jī)箱背板的連接。分壓電阻、隔離電路及調(diào)理電路作為模擬部分分布在電路板左側(cè)，F(xiàn)PGA及其外圍電路、PCI9054、AD采集作為數(shù)字部分分布在電路板右側(cè)，硬件實(shí)物圖如圖6所示。

圖6 硬件實(shí)物圖Fig.6 Hardware diagram

4 軟件方案設(shè)計(jì)

軟件主要包括嵌入式程序和上位機(jī)軟件。嵌入式程序設(shè)計(jì)包括模數(shù)轉(zhuǎn)換芯片ADS8588H驅(qū)動程序設(shè)計(jì)、FIFO程序設(shè)計(jì)、PCI9054本地端驅(qū)動程序設(shè)計(jì)，嵌入式程序整體框架如圖7所示。

圖7 嵌入式程序框圖Fig.7 Embedded program block diagram

圖7中，ADS8588H模數(shù)芯片可實(shí)現(xiàn)8路輸入通道均同時(shí)采樣，以實(shí)現(xiàn)每通道500kSPS的最大數(shù)據(jù)吞吐量。根據(jù)芯片手冊的時(shí)序圖可知，芯片驅(qū)動模式選擇無過采樣方式，轉(zhuǎn)換之后禁用DOUTA或DOUTB做串行數(shù)據(jù)處理，在此情況下，AD芯片的一個完整采樣周期為12.5μs，其中數(shù)字控制信號線主要涉及到CONVSTA、CONVSTB、RESET、BUSY、CS、SCLK等。

FIFO主要用作數(shù)據(jù)緩存及數(shù)據(jù)傳輸，為了維護(hù)程序的健壯性和可移植性，本項(xiàng)目通過調(diào)用Xilinx FIFO IP核的方式完成接口程序的設(shè)計(jì)。

PCI9054驅(qū)動程序采用C工作模式，數(shù)據(jù)傳輸選擇TARGET模式，PCI9054本地端的數(shù)據(jù)讀寫程序由FPGA邏輯實(shí)現(xiàn)。

上位機(jī)程序運(yùn)行在windows7平臺下，開發(fā)環(huán)境采用LabVIEW 2011[7]，該開發(fā)環(huán)境提供了圖形化編程方法且內(nèi)置了專門的硬件接口，通過上位機(jī)讀取FPGA對應(yīng)的地址位數(shù)據(jù)，數(shù)據(jù)通過PCI總線返回至計(jì)算機(jī)，由計(jì)算機(jī)完成顯示及計(jì)算分析功能。

5 隔離性設(shè)計(jì)及驗(yàn)證方法

本文涉及到的隔離主要包括兩個方面，一個是測試設(shè)備與被測設(shè)備之間的電氣隔離，另一個是測試設(shè)備之前通道間隔離。

5.1 電路的隔離性設(shè)計(jì)

為了實(shí)現(xiàn)真正意義上的電氣隔離，在電源設(shè)計(jì)方面，本系統(tǒng)采用了“信號全隔離”的思想，隔離電源選擇隔離電壓為1 500V的DC-DC模塊，通過DC-DC將取自標(biāo)準(zhǔn)PXI機(jī)箱背板的12V電源轉(zhuǎn)換成隔離運(yùn)放所需的5V電源供電。每個采集通道均采用獨(dú)立的電源模塊供電，既可以滿足通道間隔離要求，確保了輸入信號間不共地，也滿足了測試設(shè)備與被測設(shè)備之間的隔離需求。

輸入接口的連接器的隔離性直接決定了板卡通道間的隔離能力，常見的多通道采集板卡往往選用SCSI-68連接器作為輸入接口，管腳間間距僅為1mm，且在技術(shù)手冊中無明確耐壓指標(biāo)，本論文中采用軍品等級的J14A-62ZJ連接器，在標(biāo)準(zhǔn)大氣壓條件下耐壓800V，滿足設(shè)計(jì)需求。

此外，需要考慮元器件降壓等問題。例如圖4中所示分壓電阻，在對應(yīng)通道輸入電壓為100V的前提下，0.98MΩ電阻兩端壓降為98V，常見0805封裝的貼片電阻實(shí)際焊盤間距約為1.8mm，滿足使用需求。另外，在電路板布線時(shí)，從連接器信號輸入端到分壓電阻端，需要嚴(yán)格按照QJ 3103—1999印制電路板設(shè)計(jì)規(guī)范，參考300V工作電壓設(shè)計(jì)，印制導(dǎo)線間距不少于1.5mm。

5.2 隔離性驗(yàn)證

隔離性是儀器設(shè)備中一項(xiàng)常見指標(biāo)，但是針對“隔離性”缺少具體的論述，對設(shè)備隔離性的測試也缺少具體方法，隔離性測量應(yīng)屬于電學(xué)工程測量范疇，因此本文將從耐壓測試及絕緣電阻測試兩個方面論述設(shè)備通道間隔離性的測試方法。

5.2.1通道間耐壓測試

耐壓測試儀具有高電壓輸出及電流測量功能，本論文采用GPT-9802型耐壓測試儀及標(biāo)準(zhǔn)高壓源分別對板卡進(jìn)行斷電及加電測試。

設(shè)置耐壓測試儀電壓輸出范圍為0～250VAC，設(shè)定漏電流測試值為1mA，針對板卡涉及到的14個通道，逐一進(jìn)行耐壓測試。

對于本板卡，由于隔離運(yùn)放在5V供電的條件下的輸入范圍為(-5～5)V，因此在設(shè)計(jì)中保證了單通道施加250V電壓不會造成板卡自身及測試設(shè)備損害。設(shè)置標(biāo)準(zhǔn)電壓源，對涉及到的14個通道中任意單通道施加250V電壓，采用上位機(jī)軟件讀取其他通道測試電壓，其他任意通道測試電壓不得超過3mV。

5.2.2通道間絕緣電阻測試

絕緣電阻測試儀原理是通過施加于被測電路兩端電壓和流過的測試電流，計(jì)算絕緣電阻。對于14個通道間的絕緣電阻測量，對于通道1輸入的正，需要分別測量通道1正和其他13個通道正、負(fù)之間的絕緣電阻，對于通道1輸入的負(fù)，需要分別測量通道1負(fù)和其他13個通道正、負(fù)之間的絕緣電阻，采用該種方法遍歷，經(jīng)排列組合計(jì)算，需要經(jīng)過

N=2×[(n-1)+(n-2)+...+1]

(2)

式中：n——通道個數(shù)。

經(jīng)計(jì)算，需要N=182次測試才能完成所有通道間絕緣電阻測試，測試方法過于繁瑣。針對通道間絕緣電阻測試，本文采用了新的測試方法，具體如下。將通道2至通道14的輸入端口短接，定義為A點(diǎn)，在通道1輸入正和A點(diǎn)之間施加500V電壓，測試其絕緣電阻大小，在通道1輸入負(fù)和A點(diǎn)之間施加500V電壓，測試其絕緣電阻大小，絕緣電阻應(yīng)大于500MΩ，依次類推，分別測試通道2至通道14和其他所有通道之間絕緣電阻，采用該種方法，僅需要28次即可完成所有通道間絕緣電阻的測試。

6 調(diào)試和校準(zhǔn)

多通道隔離電壓采集板卡需要對每一路通道進(jìn)行單獨(dú)校準(zhǔn)，校準(zhǔn)儀器設(shè)備包括標(biāo)準(zhǔn)信號源，PXI標(biāo)準(zhǔn)機(jī)箱和多通道電壓采集板卡。

對多通道電壓采集板卡第一通道進(jìn)行校準(zhǔn)，分別設(shè)置標(biāo)準(zhǔn)源輸出0V，30V，50V，80V，100V等電壓值，記錄對應(yīng)的測量值，見表1。

表1 校準(zhǔn)表(單位:V)Tab.1 Calibration form(unit:V)設(shè)置值測試值校準(zhǔn)值00.040.006 5013030.3129.997 035050.4949.990 728080.7880.001 07100100.97100.004 7

使用excel內(nèi)置函數(shù)結(jié)合公式進(jìn)行曲線擬合，得到擬合公式[8]為

y=0.99076754x-0.03312944

(3)

式中：y——板卡采集到的電壓值，單位為V；x——標(biāo)準(zhǔn)源輸出值；R2——相關(guān)系數(shù)。

擬合曲線如圖8所示。將擬合值與理論值求差，得到校準(zhǔn)偏差，同時(shí)記錄擬合曲線的結(jié)果在上位機(jī)程序中，完成對應(yīng)通道的校準(zhǔn)，校準(zhǔn)后數(shù)值滿足最大允許誤差優(yōu)于±(0.1%+3mV)的指標(biāo)要求。

圖8 擬合曲線圖Fig.8 Curve fitting diagram

7 結(jié)束語

本文詳細(xì)介紹了一款基于AMC1311隔離運(yùn)放的多通道采集板卡電路設(shè)計(jì)方案，及隔離性指標(biāo)的驗(yàn)證方法。具有隔離能力強(qiáng)、小型化等特點(diǎn)，作為一款地面測試設(shè)備，實(shí)現(xiàn)了與星上設(shè)備間電氣隔離，可有效避免因地面測試設(shè)備故障導(dǎo)致的星上設(shè)備損毀，安全系數(shù)較高，具有一定的工程應(yīng)用價(jià)值。同時(shí)，通過軟硬件設(shè)計(jì)實(shí)現(xiàn)了基于CPCI先進(jìn)背板總

線架構(gòu)的板卡研制，可以滿足目前型號測試現(xiàn)場對產(chǎn)品通用性及擴(kuò)展性的要求，滿足星上母線電壓、二次電源電壓、遙測指令等電壓信號測試需求。