單端轉差分電路相位噪聲消除系統研究

馬丁

摘 ?要： 為縮小由不理想噪聲帶來的電路公共相位誤差，設計一種新型的單端轉差分電路相位噪聲消除系統。在單端轉差分相位板中，連接DSP電路與旁系相位噪聲濾波器，完成新型噪聲消除系統的硬件運行環境搭建。在此基礎上，估計電路相位噪聲的導頻與信道條件，并對系統的消除遍歷容量進行定點分析，并以其為前提對噪聲數據的傳輸與消除流程進行完善，實現新型消除系統的軟件運行環境搭建，軟硬件結合，完成單端轉差分電路相位噪聲消除系統研究。改變轉差分系數設計對比實驗結果表明，與理想相位噪聲消除系統相比，應用新型電路相位噪聲消除系統后，電子噪聲干擾量的最大值不超過6.5×107 dB，相位消除比特率明顯降低，不理想噪聲帶來的電路公共相位誤差得到有效緩解。

關鍵詞： 噪聲消除系統; 單端轉差分電路; DSP電路; 旁系相位; 遍歷容量; 數據傳輸

中圖分類號： TN710?34; TP216 ? ? ? ? ? ? ? ? ? ?文獻標識碼： A ? ? ? ? ? ? ? ? ? ? 文章編號： 1004?373X（2020）07?0136?05

Systematic research on single?ended to differential circuit for phase noise elimination

MA Ding

（Science and Technology College of NCHU， Nanchang 330034， China）

Abstract： A new phase noise elimination system of single?ended to differential circuit is designed to reduce the circuit common phase error caused by undesirable noise. In the single?ended to differential phase board， the DSP circuit and the bypass phase noise filter are connected to construct the hardware operation environment of the new noise elimination system. On this basis， the pilot frequency and channel conditions of circuit phase noise are estimated， and the elimination ergodic capacity of the system is subjected to fixed?point analysis. On the premise of the above， the transmission and elimination process of noise data is improved to build the software operation environment of the new elimination system. The phase noise elimination system of single?ended to differential circuit is studied with the combination of the hardware and software operation environment. Contrast experiments are designed on the basis of changing the single?ended to difference coefficient. The experimental results show that， in comparison with the ideal phase noise elimination system， the maximum of electronic noise interference does not exceed 6.5×107 dB after the application of the new circuit phase noise elimination system， the bit rate of phase elimination is obviously reduced， and the common phase error caused by the undesirable noise is reduced effectively.

Keywords： noise elimination system; single?ended to differential circuit; DSP circuit; bypass phase; ergodic capacity; data transmission

0 ?引 ?言

相位噪聲是一種明顯的系統輸出信號相位隨機變化行為，多發生于電路系統或由射頻器件組成的物理組織結構中。這種相位變化行為是衡量原子頻標、高穩晶振頻率等標準源頻穩質量的關鍵指標，當頻標源的性能發生改變時，系統所需的物理噪聲量也隨之減小，這也是電路系統相位噪聲譜測量要求不斷提高的主要原因。幅度、頻率是描述系統相位噪聲水平的重要指標，且二者之間始終保持關聯性的制約影響關系[1?2]。在理想情況下，固定系統噪聲頻率所帶來的信號波動周期始終固定，在一個頻率區間內脈沖噪聲信號的變化曲線也一定是正弦波，這也是現有技術策略所應遵循的主要電路相位噪聲消除原理。

現有電路相位噪聲消除系統采用PCIe主機電路與外部鑒相電路相連的搭建模式，整個硬件單元可以劃分為電量模擬、噪聲數據轉換、相位控制三個主要部分，既實現了對電路噪聲數據的定點消除，也從根本上降低了系統相位轉化所需的電子量要求。但隨著系統應用時間的不斷延長，由不理想噪聲帶來的電路公共相位誤差始終不能得到有效控制。為解決上述問題，本文在保留原有系統應用優勢的基礎上，增加DSP電路等硬件設備，用于完善并建立一種新型的單端轉差分電路相位噪聲消除系統。

1 ?系統硬件設計

通過單端轉差分相位板、DSP電路、旁系相位噪聲濾波器三個設計步驟，完成新型電路相位噪聲消除系統的硬件運行環境搭建，其具體操作方法可按如下步驟進行。

1.1 ?單端轉差分相位板設計

單端轉差分相位板相當于新型噪聲消除系統的模擬框架結構，與DSP電路、旁系相位噪聲濾波器等硬件執行單元保持對應連接關系。

從功能角度來看，單端轉差分相位板以ADC數字轉換器作為核心搭建設備，可以在采集系統中電路相位數據消耗量信息的同時，向下級硬件單元傳輸與噪聲應用數據相關的消除指令[3?4]。

作為DSP電路與核心計算機間的過渡結構，單端轉差分相位板包含一個小型的子模擬電路，可以根據相位噪聲對系統電力資源的占用情況，生成多項包含消除連接意象的被測信號。

完整的單端轉差分相位板結構如圖1所示。

1.2 ?DSP電路設計

DSP電路隸屬于單端轉差分相位板，是新型噪聲消除系統中的重要電量提供組織。該結構通過PCIe總線與系統處理主機相連，并通過接收或發送相位噪聲消除指令的方式，參與系統中的電路電子疏導與傳輸。主體DSP電路以DDR3 SDRAM內存條作為核心搭建設備，并在其旁側配合具備緩沖功能的消耗電阻，用于執行高效的電子分配處理[5?6]。電路內部包含一個數字信號處理板和一個SPI主機板，當單端轉差分相位板具備強烈的電子消耗需求時，兩個接口板結構同時處于連接狀態，以保證由供電電源產生的電子能夠快速進入DSP電路，并在保留較高活力狀態的前提下，進入下級消耗組織。為與旁系相位噪聲濾波器保持良性連接關系，DSP電路還具備4個EMIF接口，一方面可以主動接收系統中分散的消耗電阻，另一方面也可為濾波器結構提供足量的電流與電壓供應。詳細DSP電路結構如圖2所示。

1.3 ?旁系相位噪聲濾波器設計

旁系相位噪聲濾波器是系統消除指令的核心生成組織，可對滿足鎖相環連接需求的單端轉差分電子進行輸出調整，使此系統始終具備較強的電路相位噪聲提取能力[7?8]。

為減輕由DSP電路帶來的電子無阻抗匹配問題，旁系相位噪聲濾波器包含一個模擬FPGA設備，可在高、中、低三種頻段條件下實現對單端轉差分電路相位的定點分辨，并根據真實的電子消耗情況確定支撐系統運行所需的最佳噪聲情況，如圖3所示。

當DSP電路保持標準相位噪聲輸出狀態時，模擬FPGA設備會發出兩個不沖突的消除信號，并分別將其傳輸給兩個不同的系統執行設備。隨著系統運行時間的不斷累積，單端轉差分電路的相位噪聲水平也隨之累積，此時，消除信號會按照預設路徑進行循環流通，直至將系統中的相位噪聲完全消除，此時，消除信號所屬的物理位置，即為旁系相位噪聲濾波器在系統硬件執行結構中所屬位置[9?10]。

2 ?系統軟件設計

在基礎硬件執行結構的基礎上，按照導頻與信道估計、消除遍歷容量分析、消除流程完善的操作環節，實現系統的軟件運行環境搭建，兩項結合完成新型單端轉差分電路相位噪聲消除系統的搭建。

2.1 ?電路相位噪聲的導頻與信道估計

單端轉差分電路相位噪聲導頻是確定系統消除操作所需配合信道數量的重要物理條件，也是衡量系統客戶端是否具備較強執行能力的基礎條件。

處于正常運行狀態的相位噪聲消除系統，以主機客戶端作為一切執行指令的運行起始環節，當單端轉差分相位板處于正常連接狀態時，DSP電路中的所有EMIF接口均保持高效連接狀態，并以此為條件，促使系統中的所有流通電子全部進入旁系相位噪聲濾波器設備中[11?12]。

在上述物理運行過程中，設[y]代表EMIF接口的電子連接系數，[u]代表新型消除系統的平均電子流通量，[t]代表系統消耗時間，利用[y]，[u]，[t]可將單端轉差分電路的相位噪聲導頻估計結果表示為：

[W=qy+ru2χtΔp] （1）

式中：[q]代表旁系相位噪聲濾波器對流通電子的基本消耗水平;[r]代表單端轉差分電子束的最大寬度條件;[χ]代表標準電路相位水平下的噪聲節點數量;[Δp]代表總噪聲量在[t]時間內的變化量。

單端轉差分電路相位噪聲信道條件確定以導頻估計結果作為先決條件，并通過設置上限相位數值[λ]、下限相位數值[λ]的方式，得出確切的數量級結果，其具體計算過程如式（2）所示：

[I=λ→-∞λ→∞1sWeξφde] （2）

式中：[s]代表噪聲信道的原消除系數;[e]代表被積信道向量;[ξ]，[φ]代表兩個不同的冪次項估算物理差。

2.2 ?系統消除遍歷容量分析

消除遍歷容量是描述系統對相位噪聲粒子承載能力的物理量，根據該項指標計算結果可確定系統單端轉差分電路相位的波動極值，并以此衡量噪聲水平是否低于系統的最高承受水平，這也是新型系統電路公共相位誤差始終不超過理想數值的主要原因。

在單端轉差分電路中，系統消除遍歷容量與噪聲位置條件和信道判別指標兩項物理參數保持相關性影響關系[13?14]。其中，噪聲位置條件[c]是一項獨立的相位屬性條件，可以描述系統單端轉差分電路的基本連通狀態。

信道判別指標[μ]具備較強的數值依附性，只能與電路相位噪聲信道條件[I]保持乘積式的存在狀態，不能脫離計算數值而單獨存在。

在上述變量條件的基礎上，聯立式（2）可將系統的消除遍歷容量表示為：

[k=l?c?fαμI2] （3）

式中：[l]代表與系統消除指令相關的最大遍歷系數;[fα]代表電路相位位置為[α]時的基礎噪聲存在量。

2.3 ?噪聲數據傳輸與消除流程完善

噪聲數據傳輸與消除在整個新型消除系統搭建中起到關鍵信息調節的作用。在確保單端轉差分相位板不被噪聲節點占據的前提下，連接DSP電路，并使其中的所有節點與接口均處于定向連接的狀態。此時，存在于系統輸出信道內的所有數據都屬于電路相位噪聲數據[15]。

當噪聲數據在系統環境內實現完整傳輸時，旁系相位噪聲濾波器達到良性輸出標準時，利用電路相位噪聲導頻與信道估計結果，對系統必須經歷的消除遍歷容量進行定量分析，并根據最終的數值結果制定完整的相位噪聲消除操作指令。

根據上述指令條件可確定系統中所有噪聲數據的明確位置條件，并據此對其進行定點消除處理。至此，完成新型系統的軟件運行環境搭建，結合相關硬件組織結構，實現單端轉差分電路相位噪聲消除系統的順利運行，具體數據傳輸與消除流程圖如圖4所示。

3 ?實驗結果與討論

為突出說明單端轉差分電路相位噪聲消除系統的實用操作效果，設計如下對比實驗。在Virtual Reality Platform環境中搭建理想的計算機操作平臺，并通過多次更改轉差分系數的方式，得出多組實驗數據，通過數值對比的方式驗證系統的應用價值，其中，實驗組計算機平臺搭載新型電路相位噪聲消除系統，對照組計算機平臺搭載理想相位噪聲消除系統。

3.1 ?實驗參數設定

相關實驗設備型號及詳細實驗參數設置情況如表1所示。

為保證實驗結果的絕對公平性，實驗組、對照組實驗參數始終保持一致。

3.2 ?電子噪聲干擾量對比

在100 min的實驗時間內，令轉差分系數分別等于0.20，0.21，0.22，0.23，0.24，并記錄在每個系數條件下，應用實驗組、對照組消除系統后電子噪聲干擾量的變化情況，詳細實驗對比結果如圖5，圖6所示。

按照從左至右的順序，圖5，圖6中的柱形圖分別代表轉差分系數等于0.20，0.21，0.22，0.23，0.24時的電子噪聲干擾量。分析圖5可知，應用實驗組噪聲消除系統后，電子噪聲干擾量隨轉差分系數的增大而不斷減小，整個實驗過程中的最大值也僅能達到6.4×107 dB，遠低于理想極值8.2×107 dB;分析圖6可知，應用對照組噪聲消除系統后，電子噪聲干擾量也隨轉差分系數的增大而不斷減小，但整體數值水平始終高于實驗組，整個實驗過程中的最大值達到12.3×107 dB，遠超過理想極值8.2×107 dB。

綜上可知，新型單端轉差分電路相位噪聲消除系統具備控制電子噪聲干擾水平的能力。

3.3 ?相位消除比特率對比

控制轉差分系數，使其數值水平始終保持為0.24。以100 min作為實驗時間，分別記錄在該段時間內，應用實驗組、對照組噪聲消除系統后，相位消除比特率的變化情況，詳細數值對比結果如表2所示。

對比表1、表2可知，實驗組相位消除比特率呈現階段性降低的變化趨勢，且每次降低停止后，總會出現10 min的穩定狀態，整個實驗過程中的數值狀態始終低于理想最大值區間70%～75%;對照組相位消除比特率以20 min或30 min作為一個時間階段，在每一階段內都保持下降變化趨勢，整個實驗過程中的數值狀態雖然一直維持在理想對照組區間內，但與實驗組相比仍然存在較大差距。綜上可知，隨著新型單端轉差分電路相位噪聲消除系統的應用，相位消除比特率得到了一定程度的降低。

4 ?結 ?語

在保留理想相位噪聲消除系統應用優勢的基礎上，新型單端轉差分電路相位噪聲消除系統針對旁系相位噪聲濾波器、消除遍歷容量等多項軟硬件運行條件進行改進設計，并在DSP電路的支持下，對總體的噪聲消除流程進行完善。從實用性角度來看，這種新型系統的搭建環節相對簡單，且對噪聲導頻、信道等物理系數進行了嚴格規定，從根本上解決了由不理想噪聲帶來的電路公共相位誤差問題。

參考文獻

[1] 張盛偉，向偉，趙耀宏.基于引導濾波的紅外圖像條紋噪聲去除方法[J].計算機輔助設計與圖形學學報，2017，29（8）：1434?1443.

[2] 雷俊鋒，王赫，劉恩雨，等.基于卷積神經網絡的圖像混合噪聲去除算法[J].微電子學與計算機，2017，34（12）：17?21.

[3] 趙建喜，易丹輝，劉曉倩.去除稀疏和結構化噪聲的交替方向增強拉格朗日算法[J].數學的實踐與認識，2017，47（16）：164?170.

[4] 董戈，胡波雄，肖曦.電源調制器電路對脈沖行波管功率放大器相位穩定性影響研究[J].電子與信息學報，2017，39（2）：504?508.

[5] 楊鳴凱，麥瑞坤，徐丹露，等.采用同軸相位檢測線圈的感應無線電能傳輸系統諧振調節技術[J].中國電機工程學報，2017，37（6）：1867?1874.

[6] 蔣孝勇，李錫廣，安永泉，等.基于微小型穩定平臺的MEMS陀螺信號調理電路設計與測試[J].電子器件，2018，41（2）：351?355.

[7] 方偉明，程漢湘，李勇，等.磁控電抗器的過零電路與驅動電路優化設計[J].電力電容器與無功補償，2017，38（3）：26?31.

[8] 王煒珽，李進杰，張文旭.相位碼補償法實現DDS無相位截斷雜散的研究[J].計算機工程與應用，2017，53（4）：244?250.

[9] 孫興法，聶子玲，朱俊杰，等.交直流共用主電路及其控制方法在雙輸出航空靜變電源中的應用[J].電機與控制應用，2017，23（12）：6?11.

[10] 崔健，袁天辰，楊儉.高速列車氣動噪聲特性及其受電弓降噪研究[J].計算機仿真，2018，35（11）：123?129.

[11] 李杰，代克杰，余亞東.基于宏觀約束與微觀放電DBD電路等效模型研究[J].電子設計工程，2018，26（18）：165?169.

[12] 邱曉晗，王煜，常振，等.機載紫外DOAS成像光譜儀CCD成像電路的設計及實施[J].紅外與激光工程，2017，46（5）：222?229.

[13] 唐英杰，董月軍，任宏亮，等.基于時頻域卡爾曼濾波的CO?OFDM系統相位噪聲補償算法[J].光學學報，2017，16（9）：40?51.

[14] 田榮倩，李浩明，劉家瑞，等.一種低相位噪聲的UHF頻段小數分頻頻率綜合器[J].半導體技術，2018，43（1）：24?30.

[15] 王俊郎，欒穎利，王景國，等.L頻段低相位噪聲光傳輸技術在衛星通信中的應用[J].光通信技術，2018，42（6）：52?54.