高密度多電平閃存信道參數估計算法

何瑞泉，韓國軍

廣東工業大學 信息工程學院，廣東 廣州 510000

隨著制程工藝的不斷提升以及多電平單元編碼技術的使用，NAND閃存的存儲密度有了很大的提高。但是這也給閃存帶來新的挑戰——更加嚴重的干擾[1-6]。其中，持久性干擾是閃存信道主要干擾之一，并且成為3D-NAND閃存的最主要干擾[3,5-6]。存儲單元在使用過程中會有不同程度的磨損，導致電子容易從存儲單元中泄露出去，從而造成讀電壓的減小，這就是持久性干擾的成因。這就說明持久性干擾在閃存的生命周期內一直存在，影響閃存的壽命以及數據的可靠性。為了減小持久性干擾所帶來的影響，掉電的信道估計算法被提出。然而，該算法復雜度太高難以應用于實際系統中。鑒此，本文利用持久性干擾的特點對信道估計算進行簡化，以減少計算復雜度和提高精度。

1 信道模型

不失一般性，所提的算法在多電平（multilevel cell, MLC）型的NAND閃存模型中驗證。但是，該算法也可以應用到三電平（trinary-level cell,TLC）型的NAND閃存中。閃存信道的干擾主要包括隨機電子噪聲（random telegraph noise，RTN），單元間干擾（cell-to-cell interference，CCI）和持久性干擾（retention）。所以，閃存的單元閾值電壓可以表示為[1,4,7-11]：

1.1 存儲單元編程和擦除閾值電壓

閃存存儲單元內電子數的改變主要在編程和擦除操作中。在編程前，存儲單元必須進行擦除操作，讓存儲單元內的電子移除出浮柵，從而使得閾值電壓設置到最小值。所以擦除狀態下的閾值電壓服從高斯分布：

式中 μe、 σe分別為均值和標準差。

根據文獻[7-9]，編程狀態的存儲單元由于布朗電子運動以及介質的特性，其閾值電壓分布也服從高斯分布：

1.2 隨機電子噪聲

在存儲單元中，靠近浮柵氧化層的電子由于布朗運動而從浮柵中泄露，這就造成了隨機電子噪聲。該噪聲與浮柵的氧化層磨損程度有關。而隨著編程和擦除次數增加，干擾也會增加。因此，隨機電子噪聲的數學模型可以用類高斯分布模型來表示，即

1.3 單元間干擾

由于相鄰的存儲單元之間存在寄生耦合電容，導致存儲單元在編程時會對相鄰的存儲單元的閾值電壓造成影響，如圖1所示。

圖1 存儲單元之間的寄生耦合電容示意

所以，單元間干擾通常用一個閾值電壓變化的線性組合模型來表示，即

1.4 持久性干擾

在存儲單元編程后，單元內的電子會隨著時間的增加而逐漸泄露出去，整個過程可以用高斯模型來建模，即其中有

2 信道估計

2.1 持久性干擾的影響

圖2顯示了閾值電壓受到干擾前后的分布情況，干擾對閾值電壓的分布產生了嚴重的影響。

圖2 閾值電壓受到干擾前后的分布對比（，

而持久性干擾使得閾值電壓向左偏移，具有以下2個特點：1）閾值電壓越高，左偏移量越大；2）對于擦除狀態的閾值電壓幾乎沒影響。

由于持久性干擾的影響，最優讀參考電壓發生偏移，最終導致閃存存儲的數據的可靠性降低。特別在斷電的情況下，存儲單元內的電子仍然受到持久性干擾的影響而泄露，導致無法得知閃存存儲單元的分布情況。本文針對斷電情況下的閾值電壓分布不可控問題而利用參數估計的方法對閃存信道進行估計。

2.2 參數估計

首先，討論單電平（single-level cell, SLC）型閃存的信道。SLC型閃存中，每個存儲單元只存儲一個比特的數據，即只存在2種狀態-擦除和編程狀態，如圖3所示。

圖3 SLC型閃存狀態分布示意

由于閃存不能直接獲取每個存儲單元的電壓值，這給信道估計帶來了挑戰。為了避免使用存儲單元的具體電壓值，對SLC型閃存的閾值電壓進行量化，如圖3所示。假設整個閾值電壓被分n個區間，然后根據電壓區間范圍對閃存進行數據采樣。假設采樣的存儲單元總數為,而落在區 間的存儲單元數量為。由此，可以得到采樣數據的概率：

由上文可知，閃存的閾值電壓分布服從混合高斯分布。所以，可以利用高斯分布對信道進行估計。估計的概率為

為了獲得最優的估算，定義損失函數為最小均方誤差，即通過計算采樣測量的概率和預測估計的概率之間的最小均方誤差：

k=0

根據持久性干擾的特點，擦除狀態下的閾值電壓分布不會因為持久性干擾的影響而造成嚴重偏移，所以擦除狀態的概率分布近似固定。因此，損失函數可以改寫為

2.2.1 尋找凸區間

接下來討論該二階偏導是否為非負。先討論下面的函數的單調性：

易得到：

而在閃存信道中，存儲單元內存儲的電子數只能通過編程過程來增加，其他狀態下都是減少，則有

所以，當在凸區間中進行數據采樣時，可以求得最優的解，而該最優的參數解即為閃存信道的閾值電壓分布的均值和標準差，如圖4所示。對于該優化問題，利用梯度下降法進行求解。

圖4 凸區間采樣示意圖

算法 利用梯度下降法求解。

初始化。把信道參數的均值和標準差初始化為不受干擾時的理想值；

1）根據式(1)計算結果誤差；

3）判斷結果誤差是否小于某個數或是否滿足停止條件。成立，則進行步驟5）；否則進行步驟4）；

5）輸出均值和標準差。

2.2.2 擴展

在SLC型閃存中，信道估計可以按照上文所述的方法進行求解，但是對于MLC、TLC等類型的閃存不能直接利用上文所述的方法。因此，本節將SLC的估計方法擴展到MLC、TLC型的閃存。

如圖4所示，數據采樣區間是在2個狀態之間的重疊區上。另外，根據圖2，相鄰狀態的重疊區的概率分布主要是與這相鄰狀態的分布情況有關，而非相鄰的狀態分布對重疊區概率的影響非常小。所以，以MLC為例而提出算法，如圖5所示。

圖5 MLC信道估計算法流程

首先，擦除狀態的分布參數近似不變，通過SLC閃存的信道估計來估計“01”狀態的分布參數。然后，由于“01”狀態的分布已經被估計出來了，同樣地可以估計出“00”狀態的分布參數。最終，可以估計出全部狀態的分布參數。

3 仿真結果

本仿真實驗在MATLAB平臺實現，而閃存信道參數有如下設置：由于文獻[11-19]等提出的去除單元間干擾方法能夠很好地減少單元間干擾，而且所提的信道估計主要針對持久性干擾，在仿真中單元間干擾的干擾因子的取值為0.1。

圖6和7給出了在不同PE和時間下，不同狀態分布的估計誤差。

圖6 平均估計誤差曲線PE=5K

圖7 平均估計誤差曲線

在圖6和圖7中，虛線為Aslam所提的RABP-CU股計算法[20]，實線為本文所提的估計算法。

不同狀態分布的估計誤差表達式為

從圖6、7中可以看出，均值的估計誤差在0.02 V之內，而閃存芯片能夠識別的最小電壓分辨率為0.01 V。這說明在閾值電壓分布的估算中，均值的估算達到較高的精度，接近了物理識別的最小分辨率。對于標準差的估計，其誤差范圍為0.01到0.04。而且標準差的估計誤差隨著持久性時間和PE的增加而減小，即當持久性干擾影響越嚴重時估計誤差越小。實際上，在干擾小的情況下閃存的糾錯編碼或其他的糾錯技術足以保證閃存的數據可靠性，不需要對信道進行精確的估計。但是，當干擾增加而超過糾錯編碼或其他的糾錯技術的能力時，有必要對信道進行精確地估計來協助其他技術來保證數據的可靠性。所以標準差的估計在嚴重的干擾下，可以有較高的精度。通過與RABP-CU估計算法作比較，本文所提的估計算法在均值估計中的精度高于RABPCU估計算法，而標準差估計近似或者稍優于RABPCU估計算法。

根據仿真結果，本信道估計算法結合NAND閃存可以實現較高精度的信道參數估計。

4 結論

根據NAND閃存的持久性干擾的特點，本文提出了一種新穎的NAND閃存閾值電壓分布估計算法，主要利用參數估計算法來估計閾值電壓分布的均值和標準差。通過上述理論分析及數據仿真，得出以下結論：

1）閃存信道的閾值電壓分布可以利用高斯混合模型進行近似擬合并能夠達到較高的擬合精度。

2）對比現有的信道參數估計算法，本文所提估計算法能達到較高的估計精度。

3）在實際應用方面，本文方案利用NAND閃存的固有回讀機制來對信道參數進行估計，沒有額外修改或添加閃存的結構和功能，具有一定的可行性。