基于FPGA的隨機衰落及硬件實時統計實現

戴政　陳小敏　廖志忠　楊志強　朱秋明

摘要：? ? ? 針對傳統信道模型僅對多徑衰落進行統計建模的問題， 建立了路徑損耗、 陰影衰落、 萊斯（Rice）衰落和瑞利（Rayleigh）衰落等多種信道衰落模型， 提出并實現了一種基于現場可編程邏輯門陣列（Field-Programmable Gate Array， FPGA）的無線信道衰落實時模擬方法， 該方法可精確復現瑞利、 萊斯和陰影衰落等隨機衰落。 在此基礎上， 設計實現了一種硬件實時統計隨機信號幅值分布的輔助方法。 硬件實測結果表明， 基于本文方法輸出的信道衰落幅值分布、 硬件實時統計結果均與理論分布吻合， 有效驗證了本文信道衰落模擬和硬件實時統計方法的有效性。 因此， 該方法可用于輔助模擬真實傳播環境對無線信號的隨機衰落影響。

關鍵詞：? ? ?信道模型;? FPGA;? 幅值分布;? 萊斯衰落;? 陰影衰落

中圖分類號：? ? ? TN919文獻標識碼：? ? A文章編號：? ? ?1673-5048（2020）02-0071-06

0引言

無線信號傳播過程中由于受到各種信道因素影響， 導致無線通信系統傳輸質量不高。 構建符合實際的無線信道衰落模型， 對評估及測試通信系統具有重要意義[1]。 無線信道衰落硬件模擬可用于模擬無線信號在真實傳播環境下的傳播過程， 可縮短無線通信系統研究周期、 削減測試成本、 降低研發成本， 已成為評估及測試無線通信系統的重要組成部分[2-4]。

傳統信道模型及硬件實現大多僅考慮多徑衰落。 文獻[5]提出了一種空時相關多天線的多徑衰落信道硬件模擬方法;? 文獻[6]進行了瑞利和萊斯衰落的硬件實現， 但并未提及衰落時域相關性與衰落幅值分布;? 文獻[7]基于諧波疊加（Sum of Sinusoids，? SoS） 原理設計了一種時域相關性可控的多徑瑞利衰落信道模擬器。 目前， 信道衰落建模大多針對復合衰落信道。 文獻[8]提出了一種復合衰落信道建模方法并進行了信道容量分析;? 文獻[9]提出了一種非平穩衰落信道仿真模型， 但并未涉及硬件實現。

本文在無線信道衰落理論模型基礎上， 提出了一種易于FPGA實現的無線信道衰落硬件模擬方法。 給出信道衰落實現方案與硬件統計實現方案， 建立了陰影衰落、 萊斯和瑞利信道模型， 并進行了硬件實時復現及幅值分布實時統計。 該方法能夠高效復現瑞利衰落、 萊斯衰落、 陰影衰落和路徑損耗等信道影響因素， 可用于真實無線傳播環境的實時模擬。

1系統方案

1.1硬件實現平臺

本文信道模擬硬件平臺如圖1所示， 核心器件采用賽靈思公司（Xilinx）FPGA芯片Kintex-7 XC7K410T，?該芯片集成了500個最大單端輸入/輸出口， 10個時鐘管理器模塊， 795個塊隨機存取存儲器（Block Random Access Memory， BRAM）， 1 540個48位數字信號處理模塊（Digital Signal Processing 48， DSP48）;? 內部集成了信道模塊、 時鐘模塊、 外圍接口模塊及射頻收發器模塊。 外圍電路包括電源、 晶振、 第三代雙倍數據率存儲器 （Double-Data-Rate Three， DDR3）、 射頻收發器（AD9364）以及FLASH存儲器等。

1.2總體實現方案

本文信道衰落模擬及幅值統計實現方案如圖2所示。 首先從隨機存取存儲器（Random Access Memory， RAM）中讀取信道參數分別產生萊斯/瑞利衰落、 陰影衰落和路徑損耗， 通過撥碼開關可選擇任一隨機衰落。 射頻端接收輸入信號后經模數轉換為數字信號， 通過所選衰落信道， 最后經數模轉換為模擬信號后由射頻模塊輸出。 經過信道衰落后的信號可通過在線調試軟件實時觀測幅值分布情況。

1.3衰落理論分布

根據電磁波信號幅度在不同距離信道上或不同時間間隔內的變化快慢， 信道衰落有大尺度衰落和小尺度衰落之分。 大尺度衰落隨距離（時間）變化而緩慢變化， 包含路徑損耗和陰影衰落。 小尺度衰落隨距離（時間）變化而快速變化， 包含瑞利衰落和萊斯衰落， 也稱為多徑衰落[10]。

萊斯及瑞利衰落硬件實現如圖4所示。 首先， 從RAM中讀取M+1個相位和頻率值;? 隨后， 通過M+1個累加和相加運算后經過正弦和余弦查找表輸出M+1個結果， 將M+1個結果分別進行累加、 加法及乘法運算后得到視距分量（t）和非視距分量（t）， （t）即為瑞利衰落輸出;? 最后， 將（t）和（t）分別和系數kk+1和1k+1相乘， 并將兩路輸出結果相加輸出即為萊斯衰落。

2.3硬件統計實現方案

硬件實時統計信號幅值分布克服了軟件回傳硬件數據造成的數據間斷和無法統計大量的連續數據的問題， 且無需大量運算內存。 硬件上實現幅度分布的實時統計， 需要考慮幅度區間的合理分段及統計數據量的合理選取。 因此， 需要根據實際情況設定幅度區間數量和統計數據量。 假設隨機信號幅度在[-A， A]之間隨機變化且數量呈現一定的分布。 針對隨機信號的幅度統計， 可將幅度范圍[-A， A]分成n個等長的區段， 即[-A， A1），[A1， A2），…，[An-2， An-1）， （An-1， A]， 接著統計隨機信號幅度落在各個區段的數量， 同時計算隨機信號幅度的均值和方差， 并通過顯示模塊實時顯示統計分布曲線， 然后將統計分布、 均值和方差等數據導出到Matlab軟件進行權值轉換處理， 并與理論分布對比， 分析誤差。 理論上當n→∞時， 隨機信號幅度統計分布與理論分布相同。

本文基于軟件無線電的思想， 將幅度分布實時統計模塊化設計， 提供用戶設定接口， 用戶可以通過模塊接口設計區間和統計數量， 增加了使用的靈活性和模塊的可重復性， 使其更符合實際應用需要。 所設計的信號幅度分布實時統計方案如圖5所示。 由用戶接口控制、 實時統計存儲和輸出控制三部分構成。? 用戶接口控制部分實現了分布類型的選擇和幅度位寬、 幅度分段及統計長度的設置。 用戶接口控制部分輸出及輸入信號通過實時統計存儲部分幅度統計和均值方差統計等工作后， 進行數據存儲， 最后由輸出控制部分顯示并輸出數據。

3硬件實測及驗證

3.1硬件資源消耗

硬件系統中產生信道衰落是最消耗FPGA資源的部分。 以上行數據鏈路為例， 每一路數據都需要通過正弦/余弦查找表產生多路正弦/余弦信號。 考慮到信號采樣率遠大于實際場景中的信道衰落采樣率， 本文采用時分復用的思想進行設計。 該方案包括查找表模塊、 寄存器模塊、 參數存儲RAM模塊、 信道參數模塊、 數字信號處理模塊、 輸入全局緩沖模塊和內插模塊。 其中， 查找表模塊用于生成下行數據鏈路， 通過映射關系可大大降低存儲容量;? RAM模塊用來存儲多張正弦/余弦表;? 信道參數模塊實現信道參數的線性內插以及積分計算;? 數字信號處理模塊用于與FPGA之間的實時通信;? 全局緩沖模塊用于全局時鐘輸入管腳相連接的首級全局緩沖;? 內插模塊用于將低速率原始信道衰落內插至系統速率。 同時， 累加計算部分也會消耗大量寄存器資源用于存儲中間狀態。 本文硬件系統實現的是單徑信道衰落輸出， 理論上單片芯片可完成4×4多輸入多輸出 （Multiple-Input Multiple-Output， MIMO）信道實時模擬， 故可滿足真實場景中信道衰落的實時模擬。 整個信道衰落系統資源消耗如表1所示。

3.2實測結果及驗證

本文基于賽靈思公司Kintex-7 FPGA硬件實現平臺對萊斯衰落和陰影衰落信道輸出波形及幅值分布進行了設計實現及驗證。 首先輸入1 MHz單音信號進行測試， 可通過撥碼開關設置萊斯衰落和陰影衰落， 利用示波器可觀測測試信號通過信道前后波形變化， 通過硬件實時統計幅值分布并通過在線調試軟件觀測其分布的變化。

圖6給出了1 MHz單音測試信號通過萊斯衰落信道和陰影衰落信道后輸出波形的變化情況。 由圖6（b）～（c）可見，? 信號經衰落后包絡呈現出明顯的起伏變化。 圖7給出了對應衰落的理論分布和硬件實測輸出幅值分布統計結果。 由圖可以看出， 實測結果與理論值吻合， 萊斯因子k越大， 波形的起伏越小， 陰影衰落對波形的起伏影響與σ有關， σ越大， 波形起伏越大。

4結論

本文針對多種不同信道衰落的硬件模擬實現問題， 設計并實現了一種基于FPGA的硬件復現及實時統計的信道衰落模擬器。 硬件實測結果表明， 該方法輸出信道衰落幅值分布與理論值吻合， 驗證了本文模擬方法的正確性， 可在實驗室模擬真實傳播環境下無線信號的隨機失真影響。

參考文獻：

[1] 邵暉.高性能信道模擬器設計與應用淺析[J].國外電子測量技術， 2017， 36（3）： 4-9.

Shao Hui.Design and Application of High Performance Channel Simulator[J].Foreign Electronic Measurement Technology， 2017， 36（3）： 4-9.（in Chinese）

[2] Gutierrez C A， Patzold M.The Design of SumofCisoids Rayleigh Fading Channel Simulators Assuming NonIsotropic Scattering Conditions[J].IEEE Transactions on Wireless Communications， 2010， 9（4）： 1308-1314.

[3] 費丹， 熊磊， 吳建強.基于軟件無線電的無線信道仿真儀設計與實現[J].儀器儀表學報， 2013， 34（12）： 93-98.

Fei Dan，? Xiong Lei， Wu Jianqiang.The Design and Implementation of Radio Channel Emulator Based on Software Defined Radio System[J].Chinese Journal of Scientific Instrument， 2013， 34（12） ： 93-98.（in Chinese）

[4] 任海玉， 高翔， 閆毅， 等.基于虛擬儀器的深空信道仿真器的設計與實現[J]. 電子測量技術，? 2010， 33（3）：? ?89-92.

Ren Haiyu， Gao Xiang， Yan Yi， et al.Design and Implementation of Deep Space Channel Simulator Based on Virtual Instrument[J].Electronic Measurement Technology， 2010， 33（3）： 89-92.（in Chinese）

[5] Alimohammad A， Fard S F.FPGA Implementation of Isotropic and Nonisotropic Fading Channels[J].IEEE Transactions on Circuits and Systems， 2013， 60（11）： 796-800.

[6] Alimohammad A， Fard S F， Cockburn B F.Hardware Implementation of Rayleigh and Ricean Variate Generators[J].IEEE Transactions on Very Large Scale Integration （VLSI） Systems， 2011， 19（8）： 1495-1499.

[7] 陸許明， 戴建強， 譚洪舟.高效的多徑衰落信道仿真及其硬件實現[J].系統仿真學報， 2014， 26（1）： 197-201.

Lu Xuming， Dai Jianqiang， Tan Hongzhou.Efficient Emulation of Multipath Fading Channels and Its Hardware Implementation[J].Journal of System Simulation， 2014， 26（1）： 197-201.（in Chinese）

[8] 朱秋明， 戴秀超， 劉星麟， 等.復合衰落信道建模及模擬方法研究[J].信號處理， 2015， 31（1）： 59-65.

Zhu Qiuming， Dai Xiuchao， Liu Xinglin， et al.Modeling and Simulation for Composite Fading Channel[J].Journal of Signal Processing， 2015， 31（1）： 59-65.（in Chinese）

[9] Zhu Qiuming， Liu Xinglin， Yin Xuefeng， et al. A Novel Simulator of Nonstationary Random MIMO Channels in Rayleigh Fading Scenarios[J].International Journal of Antennas and Propagation， 2016： 1-9.

[10] Ptzold M.Mobile Radio Channels[M].2nd ed. Beijing： China Machine Press， 2014.

[11] Zhu Qiuming， Li Hao， Fu Yu， et al.A Novel 3D NonStationary Wireless MIMO Channel Simulator and Hardware Emulator[J].IEEE Transactions on Communications， 2018， 66（9）： 3865-3878.

[12] 陸戈輝， 李華， 潘明海.射頻仿真系統中三元組合成信號幅度特性研究[J].航空兵器， 2018（5）： 63-67.

Lu Gehui， Li Hua， Pan Minghai. Research of Synthetic Signal Amplitude Characteristics of the ThreeRadiatingUnit Array in Radio Frequency Simulation System[J].Aero Weaponry， 2018（5）： 63-67.（in Chinese）

[13] 周生奎， 朱秋明， 呂衛華， 等.基于FPGA的航空數據鏈信道模擬器[J].航空兵器， 2014（1）： 61-64.

Zhou Shengkui， Zhu Qiuming， Lü Weihua， et al.A New Channel Emulator for Aerospace Data Link Based on FPGA[J].Aero Weaponry， 2014（1）： 61-64.（in Chinese）

[14] Fard S F， Alimohammad A， Cockburn B F.An FPGABased Simulator for High Path Count Rayleigh and Rician Fading[J].IEEE Transactions on Vehicular Technology， 2010， 59（6）： 2725-2734.

Abstract： Aiming at the problem that the traditional statistical channel models only focus on multipath fading， a composite channel fading model including path loss， shadow fading， Rice fading and Rayleigh fading is established. Meanwhile， a realtime simulation method for wireless channel fading based on the fieldprogrammable gate array （FPGA） is proposed， which can accurately reproduce random channel fading such as Rayleigh， Rice and shadow fading. On this basis， a new method for realtime statistical random signal amplitude distribution is designed and implemented. The hardware measured results show that the output amplitude distribution of channel fading and hardware realtime statistical results are consistent with the theoretical distribution， which validates the effectiveness of the channel fading simulation and the hardware realtime statistical method. Thus， it is very helpful to simulate the random fading effect of real propagation environment on wireless signal.

Key words： channel model;? FPGA;? amplitude distribution;? Rice fading;? shadow fading