電力電子電路PCB電場(chǎng)串?dāng)_及屏蔽分析

周學(xué)成 陳超鑫

摘 要：在科技的引領(lǐng)下，電力電子電路設(shè)計(jì)標(biāo)準(zhǔn)與要求提高較多，特別是高密度PCB設(shè)計(jì)，需要徹底解決串?dāng)_問題。基于此，本文將圍繞串?dāng)_原理，探討提高信號(hào)完整性的方法，以便為電力電子電路設(shè)計(jì)提供參考。

關(guān)鍵詞：PCB電場(chǎng);電子電路;串?dāng)_及屏蔽

引言：在當(dāng)今社會(huì)，電子產(chǎn)品功能復(fù)雜程度越來越高，性能也在不斷提高，電路板的密度較以往相比有較高攀升。信號(hào)頻率變高，以及電路板尺寸變小等問題，增加了PCB 設(shè)計(jì)中電場(chǎng)串?dāng)_的可能性。現(xiàn)實(shí)表明，串?dāng)_是客觀存在的，但如果其超過一定界限，后果就會(huì)比較嚴(yán)重，可能會(huì)誘發(fā)電路的誤觸發(fā)，影響系統(tǒng)穩(wěn)定性。為了將電場(chǎng)串?dāng)_問題解決，需要在了解串?dāng)_產(chǎn)生機(jī)理的基礎(chǔ)上，尋找恰當(dāng)?shù)姆椒ǎ瑢?duì)負(fù)面影響合理抑制。

1串?dāng)_的產(chǎn)生機(jī)理

串?dāng)_是較為籠統(tǒng)的概念，當(dāng)信號(hào)在傳輸線上按照既定軌跡傳播時(shí)，信號(hào)之間（這里特指相鄰信號(hào)）會(huì)出現(xiàn)干擾，干擾主要是由于電磁場(chǎng)的作用。受到電磁場(chǎng)影響，相互耦合才會(huì)發(fā)生，噪聲電壓信號(hào)出現(xiàn)。具體來說，串?dāng)_就是能量由一條線在不被認(rèn)可的情況下耦合到了另一條線上，串?dāng)_模型如圖1所示。現(xiàn)實(shí)中，人們把噪聲源所在的位置節(jié)點(diǎn)稱為干擾線，另外的傳輸線稱為受擾線。研究發(fā)現(xiàn)，串?dāng)_產(chǎn)生的物理原因比較簡(jiǎn)單，是干擾和受擾線之間，因?yàn)轳詈系南嗷プ饔茫纬闪笋詈想姼小Ｔ诰唧w應(yīng)用中，當(dāng)傳輸線工作頻率較高，同時(shí)信號(hào)升降時(shí)間非常有限時(shí)，就會(huì)增加串?dāng)_的可能性。因?yàn)樵谶@一階段，瞬時(shí)電壓會(huì)轉(zhuǎn)換，從而誘發(fā)串?dāng)_問題。事實(shí)證明，兩條傳輸線的距離（作為核心參數(shù)）至關(guān)重要，特別是在布線空間上，線的距離越小，意味著互感與互容會(huì)變大，從而形成嚴(yán)重串?dāng)_。

2串?dāng)_的危害

在線間串?dāng)_耦合在電力電子電路中是比較嚴(yán)重的危害，研究發(fā)現(xiàn)，在總線系統(tǒng)中，需要始終保持傳輸線的有效特征，但實(shí)際應(yīng)用中，傳輸延遲會(huì)發(fā)生改變，和開關(guān)方式改變存在密切聯(lián)系。電場(chǎng)和磁場(chǎng)之間影響力的大小，會(huì)數(shù)據(jù)狀態(tài)的變化有關(guān)，數(shù)據(jù)狀態(tài)的不同，在某種程度會(huì)誘發(fā)電感和電容一系列參數(shù)的變化，在應(yīng)用期間，可能增大也可能減小。由此可以看出，由于傳輸線參數(shù)變化不定，會(huì)隨數(shù)據(jù)傳輸模式改變，想要實(shí)現(xiàn)精確的時(shí)序設(shè)計(jì)是非常困難的，而且信號(hào)完整性分析，難度也會(huì)比較高。在高密度PCB設(shè)計(jì)中，需要考慮多種PCB影響要素，實(shí)踐證實(shí)，完整的接地平面在應(yīng)用中是基礎(chǔ)保障，在其輔助下，可以忽略交叉耦合影響（遠(yuǎn)信號(hào)線的）。盡管如此，當(dāng)功率較大信號(hào)穿過元件時(shí)，抗串?dāng)_能力將會(huì)被弱化。在PCB設(shè)計(jì)中，如果這方面的處理不到位，就會(huì)誘發(fā)以下兩種相對(duì)典型的故障。第一種，串?dāng)_引起的誤觸發(fā)。誤觸發(fā)在實(shí)際應(yīng)用中出現(xiàn)頻次較高，主要是由信號(hào)串?dāng)_造成的，是最常見的故障[1]。串?dāng)_噪聲誘發(fā)的網(wǎng)絡(luò)邏輯錯(cuò)誤如圖2所示。之所以會(huì)形成這樣的邏輯錯(cuò)誤故障是因?yàn)樾盘?hào)通過耦合電容，會(huì)有噪聲脈沖形成，隨著脈沖的增多，會(huì)增加接收端的壓力，造成通信的困擾。如果脈沖強(qiáng)度過大，將會(huì)直接壓垮系統(tǒng)，觸發(fā)脈沖一旦形成，邏輯功能混亂可能性便會(huì)增加。

第二種常見故障是串?dāng)_引起的時(shí)序延時(shí)。在數(shù)字系統(tǒng)設(shè)計(jì)中，需要解決的一個(gè)棘手以及系統(tǒng)問題就是時(shí)序問題。研究發(fā)現(xiàn)，當(dāng)噪聲脈沖不斷疊加，并且沖破助力進(jìn)入到被干擾網(wǎng)絡(luò)，就會(huì)造成網(wǎng)絡(luò)混亂，除了出現(xiàn)網(wǎng)絡(luò)邏輯錯(cuò)誤外，勢(shì)必會(huì)干擾信號(hào)，導(dǎo)致網(wǎng)絡(luò)信號(hào)延時(shí)。基于上述情況，在實(shí)際PCB設(shè)計(jì)中，時(shí)序延時(shí)通常較難控制。根本原因在于干擾源網(wǎng)絡(luò)本身靈活度高，具有不確定性，所以想要對(duì)延時(shí)（串?dāng)_引起的）有效抑制，必須采取屏蔽措施，提高系統(tǒng)電路穩(wěn)定性。

3屏蔽的原則與方法

結(jié)合前文介紹可知，串?dāng)_在PCB設(shè)計(jì)中屬于棘手又普遍的問題，其對(duì)系統(tǒng)的影響是多個(gè)角度的，同時(shí)也是比較負(fù)面的。為了將串?dāng)_消除，降低其可能性，最基本的方法是從串?dāng)_的原理出發(fā)，采取恰當(dāng)?shù)钠帘畏椒ǎ尭蓴_源網(wǎng)絡(luò)形成的耦合從源頭減小[2]。通過深度研究了解到，想要在PCB設(shè)計(jì)中，完全消除串?dāng)_是極不科學(xué)的，完全避免串?dāng)_，可能性為零。這一點(diǎn)前文已經(jīng)證實(shí)過，串?dāng)_是客觀存在的。雖然消除不可能，但可以在系統(tǒng)設(shè)計(jì)中將串?dāng)_弱化，使其接近于零。在現(xiàn)實(shí)工作中，可以從以下角度優(yōu)化：（1）在合理布線的前提下，將傳輸線間的距離按照需求適當(dāng)延長(zhǎng)，這是最基本的措施，但往往效果理想。或者盡可能地減少，讓傳輸線平行長(zhǎng)度趨于理想，實(shí)現(xiàn)不同層間走線。實(shí)踐證明，不同層間走線屬于理想的屏蔽方案。（2）相鄰兩層的信號(hào)層至關(guān)重要，在高質(zhì)量走線時(shí)，為了保證效果。必須保證走線方向科學(xué)，達(dá)到一定的垂直性。在現(xiàn)實(shí)工作中，盡量避免平行走線，這是最基本的保障，不容忽視。只有這樣，才能減少層間的串?dāng)_，抗串?dāng)_效果才能理想，并提高走線的合理性，實(shí)現(xiàn)串?dāng)_最小化。（3）在確保信號(hào)時(shí)序的基礎(chǔ)上，還要綜合考慮器件的性能。轉(zhuǎn)換速度低的器件往往應(yīng)用價(jià)值高，屬于相對(duì)理想的選擇。借助器件的選擇，使變化無限放緩（電場(chǎng)與磁場(chǎng)的），從而降低串?dāng)_，這種方法的效果十分理想。（4）在設(shè)計(jì)層疊時(shí)，需要綜合考慮多種因素。在滿足特征阻抗同時(shí)，還要將布線層的情況與參考平面的薄厚考慮進(jìn)去，增加介質(zhì)間的耦合度，從源頭減少耦合。（5）多層設(shè)計(jì)時(shí)，為了滿足線路使用要求，表層的電場(chǎng)耦合屬于關(guān)鍵，需要達(dá)到一定要求，只有強(qiáng)于中間層，才能降低串?dāng)_可能性。需要注意的是，針對(duì)相對(duì)敏感的信號(hào)線，為了保證降擾效果，應(yīng)全部分布在內(nèi)層。

4端接微分電路降擾法

端接微分電路降擾法實(shí)際應(yīng)用非常廣泛，其設(shè)計(jì)原理比較先進(jìn)。傳統(tǒng)的方法是站在傳輸線的物理形態(tài)角度，去考慮減小串?dāng)_的方法，例如：將耦合長(zhǎng)度減小等。現(xiàn)實(shí)中，雖然原有技術(shù)方法（減小串?dāng)_的）有一定的效果，但同樣也存在短板，需要用硬件的空間作為換取的條件。在這樣的前提下，一種新型抗串?dāng)_方法應(yīng)運(yùn)而生，該方法是以串?dāng)_產(chǎn)生機(jī)理為前提，通過平衡容性和感性的關(guān)系，將耦合合理控制。在具體應(yīng)用中，可采用端接微分電路，借助RC微分電路完成對(duì)串?dāng)_的抑制，串?dāng)_信號(hào)模型如下圖3所示。

結(jié)論：綜上所述，在多方面的需求下，許多過去被忽略的高速設(shè)計(jì)問題逐漸受到重視，對(duì)系統(tǒng)性能發(fā)揮著關(guān)鍵作用。對(duì)于串?dāng)_噪聲而言，在現(xiàn)實(shí)工作中，最關(guān)鍵的一環(huán)就是合理找出影響系統(tǒng)運(yùn)行的網(wǎng)絡(luò)，在此基礎(chǔ)上，采取系統(tǒng)性屏蔽措施。而不是盲目進(jìn)行抑制（針對(duì)串?dāng)_噪聲的），否則將會(huì)影響布線的效果，并和布線資源相矛盾。經(jīng)過研究發(fā)現(xiàn)，微分降擾法實(shí)施效果比較理想，不僅電路易于實(shí)現(xiàn)，而且成本較低，具有重要意義。

參考文獻(xiàn)：

[1]袁義生，蘭夢(mèng)羅.電力電子電路PCB電場(chǎng)串?dāng)_及屏蔽研究[J].電子器件，2020，43（06）：1215-1221.

[2]唐燕影.PCB布線產(chǎn)生的串?dāng)_及其解決辦法[J].計(jì)算機(jī)產(chǎn)品與流通，2017（08）：263.

作者簡(jiǎn)介：

周學(xué)成（1984-），男，湖南省長(zhǎng)沙市人，大學(xué)本科學(xué)歷，中級(jí)工程師，研究方向：為電力電子技術(shù)、電力系統(tǒng)及自動(dòng)化。