電力電子電路PCB電場串擾及屏蔽分析

周學成 陳超鑫

摘 要：在科技的引領下，電力電子電路設計標準與要求提高較多，特別是高密度PCB設計，需要徹底解決串擾問題?；诖?，本文將圍繞串擾原理，探討提高信號完整性的方法，以便為電力電子電路設計提供參考。

關鍵詞：PCB電場;電子電路;串擾及屏蔽

引言：在當今社會，電子產品功能復雜程度越來越高，性能也在不斷提高，電路板的密度較以往相比有較高攀升。信號頻率變高，以及電路板尺寸變小等問題，增加了PCB 設計中電場串擾的可能性?，F實表明，串擾是客觀存在的，但如果其超過一定界限，后果就會比較嚴重，可能會誘發電路的誤觸發，影響系統穩定性。為了將電場串擾問題解決，需要在了解串擾產生機理的基礎上，尋找恰當的方法，對負面影響合理抑制。

1串擾的產生機理

串擾是較為籠統的概念，當信號在傳輸線上按照既定軌跡傳播時，信號之間（這里特指相鄰信號）會出現干擾，干擾主要是由于電磁場的作用。受到電磁場影響，相互耦合才會發生，噪聲電壓信號出現。具體來說，串擾就是能量由一條線在不被認可的情況下耦合到了另一條線上，串擾模型如圖1所示?，F實中，人們把噪聲源所在的位置節點稱為干擾線，另外的傳輸線稱為受擾線。研究發現，串擾產生的物理原因比較簡單，是干擾和受擾線之間，因為耦合的相互作用，形成了耦合電感。在具體應用中，當傳輸線工作頻率較高，同時信號升降時間非常有限時，就會增加串擾的可能性。因為在這一階段，瞬時電壓會轉換，從而誘發串擾問題。事實證明，兩條傳輸線的距離（作為核心參數）至關重要，特別是在布線空間上，線的距離越小，意味著互感與互容會變大，從而形成嚴重串擾。

2串擾的危害

在線間串擾耦合在電力電子電路中是比較嚴重的危害，研究發現，在總線系統中，需要始終保持傳輸線的有效特征，但實際應用中，傳輸延遲會發生改變，和開關方式改變存在密切聯系。電場和磁場之間影響力的大小，會數據狀態的變化有關，數據狀態的不同，在某種程度會誘發電感和電容一系列參數的變化，在應用期間，可能增大也可能減小。由此可以看出，由于傳輸線參數變化不定，會隨數據傳輸模式改變，想要實現精確的時序設計是非常困難的，而且信號完整性分析，難度也會比較高。在高密度PCB設計中，需要考慮多種PCB影響要素，實踐證實，完整的接地平面在應用中是基礎保障，在其輔助下，可以忽略交叉耦合影響（遠信號線的）。盡管如此，當功率較大信號穿過元件時，抗串擾能力將會被弱化。在PCB設計中，如果這方面的處理不到位，就會誘發以下兩種相對典型的故障。第一種，串擾引起的誤觸發。誤觸發在實際應用中出現頻次較高，主要是由信號串擾造成的，是最常見的故障[1]。串擾噪聲誘發的網絡邏輯錯誤如圖2所示。之所以會形成這樣的邏輯錯誤故障是因為信號通過耦合電容，會有噪聲脈沖形成，隨著脈沖的增多，會增加接收端的壓力，造成通信的困擾。如果脈沖強度過大，將會直接壓垮系統，觸發脈沖一旦形成，邏輯功能混亂可能性便會增加。

第二種常見故障是串擾引起的時序延時。在數字系統設計中，需要解決的一個棘手以及系統問題就是時序問題。研究發現，當噪聲脈沖不斷疊加，并且沖破助力進入到被干擾網絡，就會造成網絡混亂，除了出現網絡邏輯錯誤外，勢必會干擾信號，導致網絡信號延時?；谏鲜銮闆r，在實際PCB設計中，時序延時通常較難控制。根本原因在于干擾源網絡本身靈活度高，具有不確定性，所以想要對延時（串擾引起的）有效抑制，必須采取屏蔽措施，提高系統電路穩定性。

3屏蔽的原則與方法

結合前文介紹可知，串擾在PCB設計中屬于棘手又普遍的問題，其對系統的影響是多個角度的，同時也是比較負面的。為了將串擾消除，降低其可能性，最基本的方法是從串擾的原理出發，采取恰當的屏蔽方法，讓干擾源網絡形成的耦合從源頭減小[2]。通過深度研究了解到，想要在PCB設計中，完全消除串擾是極不科學的，完全避免串擾，可能性為零。這一點前文已經證實過，串擾是客觀存在的。雖然消除不可能，但可以在系統設計中將串擾弱化，使其接近于零。在現實工作中，可以從以下角度優化：（1）在合理布線的前提下，將傳輸線間的距離按照需求適當延長，這是最基本的措施，但往往效果理想。或者盡可能地減少，讓傳輸線平行長度趨于理想，實現不同層間走線。實踐證明，不同層間走線屬于理想的屏蔽方案。（2）相鄰兩層的信號層至關重要，在高質量走線時，為了保證效果。必須保證走線方向科學，達到一定的垂直性。在現實工作中，盡量避免平行走線，這是最基本的保障，不容忽視。只有這樣，才能減少層間的串擾，抗串擾效果才能理想，并提高走線的合理性，實現串擾最小化。（3）在確保信號時序的基礎上，還要綜合考慮器件的性能。轉換速度低的器件往往應用價值高，屬于相對理想的選擇。借助器件的選擇，使變化無限放緩（電場與磁場的），從而降低串擾，這種方法的效果十分理想。（4）在設計層疊時，需要綜合考慮多種因素。在滿足特征阻抗同時，還要將布線層的情況與參考平面的薄厚考慮進去，增加介質間的耦合度，從源頭減少耦合。（5）多層設計時，為了滿足線路使用要求，表層的電場耦合屬于關鍵，需要達到一定要求，只有強于中間層，才能降低串擾可能性。需要注意的是，針對相對敏感的信號線，為了保證降擾效果，應全部分布在內層。

4端接微分電路降擾法

端接微分電路降擾法實際應用非常廣泛，其設計原理比較先進。傳統的方法是站在傳輸線的物理形態角度，去考慮減小串擾的方法，例如：將耦合長度減小等?，F實中，雖然原有技術方法（減小串擾的）有一定的效果，但同樣也存在短板，需要用硬件的空間作為換取的條件。在這樣的前提下，一種新型抗串擾方法應運而生，該方法是以串擾產生機理為前提，通過平衡容性和感性的關系，將耦合合理控制。在具體應用中，可采用端接微分電路，借助RC微分電路完成對串擾的抑制，串擾信號模型如下圖3所示。

結論：綜上所述，在多方面的需求下，許多過去被忽略的高速設計問題逐漸受到重視，對系統性能發揮著關鍵作用。對于串擾噪聲而言，在現實工作中，最關鍵的一環就是合理找出影響系統運行的網絡，在此基礎上，采取系統性屏蔽措施。而不是盲目進行抑制（針對串擾噪聲的），否則將會影響布線的效果，并和布線資源相矛盾。經過研究發現，微分降擾法實施效果比較理想，不僅電路易于實現，而且成本較低，具有重要意義。

參考文獻：

[1]袁義生，蘭夢羅.電力電子電路PCB電場串擾及屏蔽研究[J].電子器件，2020，43（06）：1215-1221.

[2]唐燕影.PCB布線產生的串擾及其解決辦法[J].計算機產品與流通，2017（08）：263.

作者簡介：

周學成（1984-），男，湖南省長沙市人，大學本科學歷，中級工程師，研究方向：為電力電子技術、電力系統及自動化。