基于Protues的靜態CMOS邏輯電路的設計與仿真

錢香　李麗萍

摘? ?要：微電子學是一門理論性較強的學科，為了提高學生的學習效果及學習興趣，在課程中加入實驗教學環節。靜態CMOS邏輯電路是集成電路中常用的邏輯電路。本文介紹了Protues軟件在集成電路設計教學中的應用，通過實例講解如何用Protues軟件進行靜態CMOS邏輯電路的設計與仿真。學生通過軟件設計并仿真電路，加深對知識點的理解，提高學習效果和學習興趣。

關鍵詞：集成電路? CMOS? Protues? 表決器

中圖分類號：G642.0? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?文獻標識碼：A? ? ? ? ? ? ? ? ? ? ? ? 文章編號：1674-098X（2020）06（b）-0104-02

集成電路產業是信息技術產業的核心?！吨袊呻娐樊a業人才白皮書（2018-2019年版）》數據顯示我國集成電路人才的缺口較大，預計到2021年存在26.1萬人的缺口[1]。無錫被公認為是中國的“硅谷”，微電子企業較多，可是并不是每個高職院校都開設了微電子技術專業，微電子技術專業的學生數量遠遠滿足不了企業的需求。對非微電子技術專業的學生開設微電子學相關課程一方面可以拓寬學生的知識面，另一方面可以讓將來從事微電子工作的學生更快適應工作。

微電子學是一門理論性較強的學科，講解專業知識時比較枯燥，學生容易缺乏興趣，且不容易理解。為了提高學生的學習效果及學習興趣，在課程中加入實驗教學環節。其中集成電路設計一般使用Cadence軟件，學生必須到實驗室才能使用，且入門稍難。對于非微電子技術專業的學生來說，可以用Protues軟件來進行簡單的電路設計。Protues軟件中的元器件種類多、電子儀器多、仿真分析豐富，且在電子專業課程中使用較多，學生相對熟悉容易完成實驗內容。下面介紹用Protues軟件設計并仿真集成電路設計中的靜態CMOS邏輯電路的方法。

1? 靜態CMOS邏輯電路的構成方法

CMOS反相器是靜態CMOS邏輯電路的基本單元之一[2]。無論輸入高電平還是低電平，電路中只有一個MOS管導通，電源到地沒有直流通路，所以電路只有由于PN結漏電和MOS管的亞閾值漏電產生的很低的靜態功耗。

靜態CMOS邏輯電路是在CMOS反相器的基礎上構成的，用NMOS邏輯塊代替反相器中的NMOS管，用PMOS邏輯塊代替反相器中的PMOS管，如圖1所示[3]。NMOS邏輯塊的構成規律是“串與并或”，PMOS邏輯的構成規律是“串或并與”。靜態CMOS邏輯電路類似于CMOS反相器，輸出執行反相的邏輯功能。在一定的輸入信號下，NMOS和PMOS邏輯塊中只有一個邏輯塊導通，另一個邏輯塊截止。

2? 靜態CMOS電路設計

以數字電子技術中常見的三人表決器電路為例，講解如何用靜態CMOS邏輯電路進行設計。三人的表決意見分別用A、B、C表示，同意用1表示，反對用0表示;表決結果用Y表示，表決通過用1表示，不通過用0表示。根據數字電子技術的知識，可以得出表決器的邏輯表達式為：

或寫為：

因靜態CMOS邏輯電路是實現帶“非”的功能，將邏輯表達式轉換為與或非的形式：

用靜態CMOS邏輯電路實現三人表決器的邏輯圖如圖2所示。電路由兩級靜態CMOS邏輯電路構成，其中第二級是CMOS反相器。

3? Protues軟件設計與仿真

在Protues軟件中加載電路中需使用的MOS管，NMOS管選用TN2501，PMOS管選用TP2502，按照NMOS和PMOS邏輯塊的構成規律設計出三人表決器的電路圖，如圖3所示。輸入信號較少時，可以采用虛擬示波器顯示仿真結果。將輸入信號A、B、C分別接到示波器的A、B、C端相接，輸出信號Y接到示波器的D端。

設置電源電壓VDD為5V，輸入信號A、B、C分別設置為頻率是1kHz、2kHz、4kHz的方波。對三人表決器電路仿真，示波器顯示的仿真結果如圖4所示。圖中從上到下依次為：A、B、C和Y。從仿真結果可以看出，只有A、B、C中同時有兩個或三個信號為1時，輸出為1，符合三人表決器的功能。

Protues軟件提供電路分析功能，對于數字電路可以直接顯示出電路中任何節點的波形，這一點在輸入信號較多時分析輸出結果較為方便，圖5即為三人表決器電路用數字分析顯示的波形圖。

4? 結語

本文以三人表決器為例，介紹了用Protues軟件設計并仿真靜態CMOS邏輯電路的方法，通過對電路設計仿真，掌握電路的設計方法。隨著信息化的發展和普及，學生計算機的操作水平不斷提升，用軟件對電路進行仿真，可以提高學生的學習效果和學習興趣。學生也可以在自己的電腦上安裝Protues軟件，課后可以有更多的時間來學習集成電路設計，提高自己設計電路的熟練度。

參考文獻

[1] 楊坤漓.數字電子時鐘邏輯電路的教學設計與仿真[J].電子制作，2019（20）：29-30，38.

[2] 李偉華.VLSI設計基礎[M].3版.北京：電子工業出版社，2013.

[3] 王文彬，楊定坤，羅坤，等.基于Cadence的靜態CMOS門電路仿真設計[J].科學技術創新，2019（24）：64-65.