一種基于JTAG的片內調試系統設計

姚霽

摘? 要： 為了給芯片設計提供一種高效方便的調試方法，提出一種基于JTAG的片內調試系統。該系統包括調試系統控制模塊、斷點產生模塊和JTAG接口。JTAG接口實現調試指令的發送與接收;斷點產生模塊是調試系統硬件調試的邏輯單元;調試系統控制模塊則實現斷點設置、單步運行、內存調試等功能。不同的調試指令可根據不同的硬件結構自動完成其各自的處理流程，而且不同的工作模式之間可以自由切換。該片內調試系統表現出了高性能，便于操作的特點，已經通過了實際的芯片測試。

關鍵詞： 片內調試系統; 系統設計; JTAG; 調試指令; 調試流程; 模式切換

中圖分類號： TN911?34? ? ? ? ? ? ? ? ? ? ? ? ? ? ?文獻標識碼： A? ? ? ? ? ? ? ? ? ? ? 文章編號： 1004?373X（2020）20?0031?03

Design of on?chip debugging system based on JTAG

YAO Ji

（Xian University of Posts and Telecommunications， Xian 710121， China）

Abstract： An on?chip debugging system based on JTAG is proposed to provide an efficient and convenient debugging method for the chip design. The system is mainly composed of the debugging mode control module， breakpoint generation module and JTAG interface. The JTAG interface is used to realize the sending and receiving of debugging commands， the breakpoint generation module is the logic unit for hardware debugging of the system， and the debugging system control module is used to realize the breakpoint setting， single step running， memory debugging and other functions. The different debugging commands can automatically complete their own processing flow according to different hardware structures， and different working modes can be freely switched. The on?chip debugging system shows its characteristics of high performance and easy operation， and has passed the actual chip testing.

Keywords： on?chip debugging system; system design; JTAG; debugging command; debugging process; mode switching

0? 引? 言

隨著半導體電子技術的飛速發展，集成電路芯片的功能越來越復雜，集成度越來越高。在面對復雜SOC芯片設計時，芯片的調試手段不僅關系到芯片的質量，還直接影響到研發的效率和進度。因此在芯片仿真之外，提供高效、強大、方便、可靠的測試手段，已經成為芯片研發成敗的關鍵。本文在基于8051控制器的芯片硬件設計基礎上，提出并實現了一種基于JTAG接口的嵌入式片內調試系統（On?chip Debug System）[1]。該系統復用系統中8051控制器的JTAG接口和外部管腳不僅能避開CPU的訪問，不占用CPU資源，同時提供了多種調試手段，能對控制器及存儲器的內部狀態進行監測，從而實現芯片的實時調試[2]。

1? 基于JTAG的嵌入式片內調試系統

1.1? 嵌入式片內調試系統結構

文中提出的嵌入式片內調試系統主要應用于面向基于8051微控制器的多IP模塊集成的SoC芯片，主要包括JTAG接口和調試系統控制模塊及斷點產生模塊三個部分。用戶可以通過該調試復用系統的JTAG接口，完成調試指令的接收、發送、調試標志位的設置等交互信息的通信。而斷點產生模塊是屬于調試系統的硬件邏輯部分，負責設置識別外部中斷、硬件斷點、軟件斷點等。調試控制模塊則管理調試模式的進出、返回，識別指令信息并控制調試指令執行，處理硬件測試平臺信息，從而實現對整個芯片的調試和監控。嵌入式片內調試系統的系統結構[3]如圖1所示。

1.2? 嵌入式片內調試系統工作原理

嵌入式片內調試系統是集成在微控制器芯片內部的專用調試模塊，用戶設置相應的調試寄存器來決定響應調試中斷的優先級，并決定處理器是否直接進入調試狀態。當滿足調試條件進入調試狀態后，用戶進入調試系統，內嵌調試單元負責接收中斷，并進行調試中斷處理，然后通過JTAG接口向外部調試器發出信號，通知主機調試器，調試器通過內嵌的調試模塊執行接收到的調試指令，監控芯片的運行、寄存器的狀態以及實現存儲器內容的直接讀/寫[4]。調試過程不但可以實現對處理器內核的監控、片內調試系統與各外圍功能模塊的數據交換，從而實現微控制器的實時調試，而且還可以方便地進行片內調試模式和正常模式的切換。

2? 基于JTAG的嵌入式片上調試系統內核設計

片上調試系統內核是整個調試系統的核心部件，它通過總線與不同的功能接口與微控制器及外設通信。在結構和功能上包括JTAG接口單元、斷點產生模塊及調試控制單元三部分[5]。

2.1? JTAG接口

集成在芯片內的JTAG接口是外部調試器與內部調試系統之間的主要通信接口，根據嵌入式片內調試系統的需求，本文設計了增強的JTAG接口模塊[6]。它采用標準的JTAG通信協議及端口，但在結構上增加了控制寄存器及控制單元進行數據傳送控制，其結構原理如圖2所示。用戶可以設置控制寄存器的JEN位，進行JTAG工作模式的選擇。在數據捕獲之前，將來自片上調試系統的5個控制位（DBCON，DMODE，RRF，TRF， COMRST）分別寫入寄存器16位DMSHR。該流程用來控制片上調試系統狀態。數據傳輸寄存器DMTR同樣也寫入DMSHR準備傳輸數據，當數據傳送信號激活后，JTAG模塊的輸入就會在時鐘信號tck_i的上升沿被傳送到寄存器DMSHR里面。從寄存器DMSHR出來的輸出數據也會通過tdo_o輸出到JTAG模塊，并通過JTAG模塊進行指令和數據處理。

在一個數據移入后，jm_update信號被激活，DMSHR中移入的數據信息被存儲到各自的片上調試系統寄存器里面，同時DMSHR的數據也通過JTAG 接口送入到片上調試系統里進行處理。

2.2? 斷點產生模塊

斷點產生模塊是片上調試系統硬件調試的邏輯單元。通過調試控制模塊進入該模式后，基于芯片的內部存儲器結構，片上調試系統利用斷點產生模塊產生硬件斷點：指令斷點和內存斷點。在芯片的實際調試中，用戶需要根據實際情況進行相應的斷點設置操作。指令斷點作用于系統處理器核的取指令階段，物理上由多組比較寄存器組成。它是通過存儲空間地址的設定來確定斷點地址。芯片程序在取指令時，片內調試系統讀入程序地址總線的指令地址，并與預設的程序斷點地址進行比較，并判斷預設的斷點地址是否與程序總線傳送的地址匹配，如果匹配則進入片內調試模式，反之，則程序繼續運行。當用戶在內存空間進行斷點設置時，處理過程和指令斷點類似，處理器核通過內部8位內存總線接口進行內存斷點的讀寫，并在片內調試系統內部完成斷點設置比較，如果匹配則觸發片內調試系統，反之，處理器正常執行。用戶在設置斷點時，也可以通過外部調試軟件進行斷點設置，其原理與設置程序存儲器斷點原理相同，只是存儲空間和內部總線接口不同。

2.3? 調試系統控制模塊

調試器的控制模塊是調試系統的核心部件。片內調試系統的各個硬件操作，如調試模式進入、單步執行、存儲器訪問、斷點設置等，都是由片內調試硬件模塊的控制模塊操作的。同時，調試系統的內核與處理器核及存儲器的通信也都是由控制模塊來實現的[7]。

2.3.1? 調試模式的進出

當片內調試模式的觸發事件發生時，調試系統向處理器發出中斷請求int_req，然后處理器響應該請求，并反饋中斷識別信號int_ack，標志著調試模式的進入，并進行壓棧處理。當退出調試模式時，片內調試控制器置低中斷請求信號，處理器響應該信號，執行出棧操作。片上調試系統還可以支持外部中斷的產生。當外部管腳EXT上產生一個下降沿觸發，由控制單元發送debug_ack信號到處理器后，芯片進入片上調試模式。

2.3.2? 單步執行

單步執行是指控制單元通過握手信號向處理器申請單步調試，進行單步執行時，處理器每次執行當前指令后即進入片內調試模式。如果單步執行，片內調試模式控制寄存器將會設置控制寄存器DMTR，控制和標志單步的執行。單步執行的過程為每次單步執行完成2個SCLK以后，DebugReq被reset， 同時片上調試系統硬件系統再一次激活信號DebugReq。

2.3.3? 片內訪問控制

程序存儲器以及內存訪問控制都是控制單元通過地址讀寫總線prog_a和程序數據總線prog_d來對程序存儲器進行數據讀寫以及對芯片的在線編程[8]。

3? 片內調試系統的調試流程

SoC系統中的微控制器可根據上電時特定的管腳配置，選擇片內調試模式配置。當調試事件發生后，芯片啟動調試系統，進入調試模式，處理器掛起，交出控制權。調試控制器發送調試指令，根據不同的指令進行不同的調試流程。調試完成后，處理器重新獲得控制權，進入正常工作模式[9]。具體調試流程如圖3所示。

4? 結? 論

隨著SoC芯片開發復雜度的提高，傳統的板級調試手段已不能滿足芯片研發的調試需求，因此片內調試技術對SoC芯片的研發質量和周期至關重要。本文提出一種基于JTAG協議的片內調試系統的設計方案，可以實現斷點設置、單步執行、寄存器/存儲器內容讀寫以及在線編程、處理器核的現場配置等調試功能。本設計方案在實際的微控制器項目中成功地完成了芯片開發和調試，表現出了優異的性能。它利用通用的JTAG接口使得調試過程快速靈活，用戶調試簡單、方便。獨特的內嵌式調試機制保證了高監控性，可以及時準確地查詢設置芯片內部寄存器的狀態，而且在調試時不占用芯片CPU資源，調試時間少，效率高[10]。

隨著半導體技術的飛速發展，處理器提供片內的調試電路為復雜SoC芯片設計以及嵌入式系統開發提供的調試手段早已是大勢所趨。本文提出的基于JTAG協議的片內調試系統方案為處理器芯片調試功能的研發提供了一個新的調試平臺，為其應用開發提供了強有力的技術支持。

參考文獻

[1] 虞致國，魏敬和.一種SoC片上調試與可測性的整合設計[J].電子與封裝，2010，10（2）：20?22.

[2] 何勇，王騰，王新安，等.一種低代價零開銷SoC在線調試系統設計[J].微電子學與計算機，2014，31（3）：89?93.

[3] 虞致國，魏敬和.一種基于JTAG的SoC片上調試系統的設計[J].微電子學與計算機，2009，26（5）：5?8.

[4] 高瑛珂，王琪，李泉泉，等.一種基于JTAG接口的片上調試與性能分析方法[J].微電子學與計算機，2012，29（7）：68?71.

[5] 常志恒，肖鐵軍，史順波.基于JTAG的片上調試器與調試系統的設計實現[J].計算機工程與應用，2012，48（30）：78?82.

[6] 張立強，宋玲，劉寶娟.JTAG并口下載設計[J].微處理機，2013，34（1）：13?15.

[7] 榮蓉.基于SoC嵌入式片上系統應用研究[J].煤炭技術，2012，31（6）：218?219.

[8] 婁冕，趙翠華，張洵穎，等.一種片內硬件調試支持單元設計[J].現代電子技術，2010，33（24）：18?22.

[9] 王琪，高瑛珂，華斯亮，等.可復用微處理器片上調試功能的設計與實現[J].計算機輔助設計與圖形學學報，2012，24（10）：1369?1374.

[10] 陳芳芳，周克寧.面向電子控制器的片上可調試性結構設計[J].電子器件，2018，41（3）：708?712.