基于DS100MB203的高速信號開關電路設計

陳 旭

（北京航天創智科技有限公司，北京 100089）

0 引 言

現代數字信號系統對信號傳輸速率的要求越來越高。電路設計中，前期大多采用并行總線傳輸的方式實現高速數據傳輸，但并行總線需要大量的數據線、地址線和控制線，并且對時鐘同步、對走線等長都有較高要求，增加了電路板的尺寸和布線難度[1]。因此，近些年以SerDes為代表的串行傳輸方式逐步占據主流。

相對于并行傳輸技術，串行傳輸技術的引腳數量少、擴展能力強，采用點對點的連接方式，能提供比更高的帶寬，因此廣泛用于嵌入式高速傳輸領域。SerDes（Serializer-Deserializer）是串行器和解串器的簡稱，串行器（Serializer）為SerDes發送端（Tx），解串器（Deserializer）為接收端（Rx）[2]。SerDes不傳送時鐘信號，SerDes在接收端集成了CDR（Clock Data Recovery）電路，利用CDR從數據的邊沿信息中抽取時鐘，并找到最優的采樣位置。SerDes采用差分方式傳送數據。SerDes需要參考時鐘（Reference Clock），一般也是差分的形式，以降低噪聲[3]。

在高速數據傳輸應用中，許多場合需要將一路SerDes信號通過選擇開關分別連接到2臺設備上，然后通過控制信號，使得SerDes信號在某一時刻與其中一臺設備連通。本文介紹的高速信號開關電路，使用TI公司的DS100MB203實現選擇開關功能，能夠實現數據傳輸速率高達10.312 5 Gb/s的信號切換。同時，該電路具有去加重和均衡功能，能夠在傳輸信號的同時提高信號的傳輸質量。

1 開關電路設計

1.1 DS100MB203內部組成

DS100MB203由TI公司推出，支持速率高達10.312 5 Gb/s的高速信號切換開關芯片。每片DS100MB203支持兩路serdes信號，工作模式有I2C配置模式和管腳控制模式，功耗僅390 mW，是一款應用廣泛的高速信號開關芯片[4]，如圖1所示。

DS100MB203共有54個管腳，管腳功能如下所述[4]。

（1）D_IN0+/-和D_IN1+/-為芯片一分二通道選擇開關的輸入端，是CML差分信號，芯片內置50 Ω上拉電阻，輸入到該管腳的信號需要通過交流耦合的方式連接；D_OUT0+/-和D_OUT1+/-為芯片二選一通道選擇開關的輸出端，電平標準也為CML差分信號，差分阻抗100 Ω。

圖1 DS100MB203內部組成示意圖

（2）S_INA0+/-、S_INB0+/-及S_INA1+/-和S_INB1+/-分別為兩路二選一通道選擇開關的輸入端，是CML差分信號，芯片內置50 Ω上拉電阻，輸入到該管腳的信號需要通過交流耦合的方式連接；S_OUTA0+/-、S_OUTB0+/-及S_OUTA1+/-和S_OUTB1+/-分別為兩路一分二通道選擇開關的輸出端，是CML差分信號，差分阻抗100 Ω。

（3）ENSMB為工作方式控制管腳。當上拉為高電平時，工作模式為I2C從模式；當懸空時，工作模式為I2C主模式；當下拉到低電平時，工作模式為硬件管腳控制模式。

（4）RESET為復位管腳，低電平復位。

（5）VDD_SEL該管腳選擇芯片的工作電壓，懸空時為2.5 V供電模式，下拉為低電平時，工作電壓為3.3 V。

（6）AD0-AD3為工作在I2C模式下I2C的設備地址。SCL為I2C時鐘管腳，SDA為I2C數據信號管腳。

（7）INPUT_EN為輸入使能信號。該信號為0時，FANOUT功能禁用，通過SEL0/1來選擇輸入輸出通道；該信號為1時，FANOUT功能起作用，S_OUT0/1均有輸出。

（8）MODE信號選擇工作模式，為0時支持傳輸SATA/SAS、PCIe GEN 1/2和10GE協議信號；懸空時，為自動模式；為1時，支持傳輸10-KR協議信號。

（9）SEL0和SEL1在硬件管腳控制模式時，分別是LAN0和LAN1的通道選擇管腳；當SEL0為低電平時，S_INB0作為輸入，S_OUTB0作為輸出；當SEL0為高電平時，S_INA0作為輸入，S_OUTA0作為輸出；當SEL1為低電平時，S_INB1作為輸入，S_OUTB1作為輸出；當SEL1為高電平時，S_INA1作為輸入，S_OUTA1作為輸出。

（10）ALL_DONE管腳為輸出管腳，為0時標志外部EEPROM加載成功，為1時標志加載失敗。

（11）在管腳控制模式時，DEM_S0、DEM_S1、DEM_D0和DEM_D1可以設置芯片輸出信號的預加重參數，EQ_D0、EQ_D1、EQ_S0、EQ_S1可以設置芯片輸入信號的均衡調節參數。

1.2 開關電路連接

如圖2所示，一片DS100MB203芯片可以作為兩路SerDes信號的選擇開關。兩路SerDes分別定義為LANE0和LANE1，芯片左側定義為D端，右側定義為S端。設備A的發送信號TX接到LANE0的D_IN0上。I2C模式時，通過I2C總線配置或在管腳控制模式時，通過控制信號SEL0，可以選擇D_IN0和S_OUTA0或S_OUTB0連 通。DRIVE0和DRIVE1設備的發送端TXA_0和TXB_0分別接到DS100MB203的S_INA0和S_INB0管腳上，同樣通過I2C總線對寄存器配置或通過控制信號SEL0來選擇其中一路與D_OUT0連通。B設備和LANE1的連接方式與A設備和LANE0的連接方式一致[5]。

圖2 高速信號開關電路圖

DS100MB203芯片不僅能夠實現高速信號的通道切換，而且具有增強高速信號的驅動能力，同時通過去加重和均衡技術改善信號質量。

1.3 去加重和均衡功能

在高速信號傳輸中，信號質量主要受到傳輸線分布參數、介質損耗以及趨膚效應等影響。一般來說，高頻信號分量衰減較大，低頻信號分量衰減較小。改善信號質量的方法主要包括在發送端進行的信號預加重和去加重，以及在接收端對信號進行均衡處理。

DS100MB203該芯片具備對發送信號去加重以及對接收信號進行均衡處理的功能。去加重技術是高速信號傳輸中應用廣泛的一種信號質量改善方式，基本思想是減弱信號的低頻分量，對信號的高頻分量部分保持不變[6]。增加信號上升沿和下降沿出的信號幅值，其他地方幅值保持不變。均衡技術主要在信號的輸入端實現，實際效果相當于高通濾波器。高速信號傳輸中，高頻信號分量衰減大，低頻信號分量衰減小。均衡器作為高通濾波器，通過均衡器后，低頻信號分量衰減大，高頻信號分量衰減小，正好補償了傳輸過程中的損耗，因此能夠保證信號不失真。

表1列出了DEM_D0/1和DEM_S0/1設置不同值時，對應的去加重參數和輸出的差分信號的幅值。最左側一列是對應參數試用的走線線寬和長度，本文中板卡是FR4板材，5 mil走線寬度，線長約10 inch，因此選用第8行所對應的參數。

表2列出了EQ_D0/1和EQ_S0/1設置不同值時對應的均衡器參數，最左側一列同樣是建議使用場景，本文選用第4行所設參數。

表1 去加重參數設置表

表2 均衡器參數設置表

高速信號在波形無失真的理想情況下，各個碼元將重疊在一起。由于示波器余暉效果，最終在示波器上看到的是跡線又細又清晰的“眼睛”，“眼”張開得最大。當有碼間串擾時，波形失真，碼元不完全重合，眼圖的跡線會不清晰，引起“眼”部分閉合。“眼”張開的大小反映了失真的程度和碼間串擾的強弱。由此可知，眼圖能直觀表明碼間串擾和噪聲影響，可評價一個基帶傳輸系統性能的優劣。

圖3是信號速率為8 Gb/s、傳輸走線為10 inch、線寬5 mil、EQ[1:0]=0、DEM[1:0]=0.1時的實測信號眼圖。可以看出，眼圖邊緣清晰，睜開較大，可見通過DS100MB203芯片改善后的信號質量非常高。

圖3 DS100MB203改善后的信號眼圖

2 結 論

針對高速信號通道選擇切換的問題，提出了一種基于DS100MB203芯片的高速信號開關電路設計，不僅可以實現兩路Serdes信號的開關切換，而且具備通過設置去加重和均衡參數改善信號傳輸質量的功能。該電路設計簡單，功耗較低，可以廣泛應用于高速信號傳輸設計。