國產核心器件構建多通道模擬量采集系統的精度分析與設計

王 農，雷海軍，袁 媛，于海祥，張明偉

(北京控制工程研究所，北京 100190)

0 引言

現代衛星驅動控制系統對模擬量的采集通道和采集精度的要求日益增高。多通道模擬量采集系統通常由模擬開關和模數轉換器(ADC)等核心器件構成。目前，國內外關于多通道模擬量采集系統的設計與驗證相關文獻較多[1-9]，但討論的重點幾乎全部集中在系統組成方面，而關于采集精度及其影響因素的系統論述幾乎沒有。多通道模擬量采集系統的采集精度通常由ADC輸入端和參考端的模擬信號鏈決定，而該部分電路通常根據廠商提供的參考電路實現。由于缺乏對系統精度分析和核心器件選型的理論依據，經常出現根據實際應用修改電路參數后采集精度無法滿足預期的問題。

鑒于上述背景，基于國產多通道模擬開關和開關電容ADC構建多通道模擬量采集系統，重點對系統采集精度及其影響因素進行分析，分別建立系統靜態誤差和動態誤差的分析模型，并通過試驗進行驗證，為核心器件選型和國產化替代建立理論依據。

1 系統組成及原理

圖1 多通道模擬采集系統圖

圖2 靜態誤差分析模型

基于國產核心器件構建的多通道模擬量采集系統如圖1所示，包括通道切換模塊、阻抗變換模塊、濾波模塊、AD轉換模塊和數字控制模塊。通道切換模塊由8片16通道模擬開關(MUX1-MUX8)組成，構成128個模擬量采集通道；阻抗變換模塊由運算放大器(OP1-OP8)構成的電壓跟隨器實現，用于對模擬開關的輸出信號進行隔離，消除模擬開關導通電阻和輸入限流電阻對采集精度的影響；濾波模塊由一階RC電路構成抗混疊濾波器，其濾波電容同時作為電荷泵用于提供或吸收AD轉換過程中產生的瞬態電流；AD轉換模塊由8通道開關電容ADC實現，完成從模擬量到數字量的轉換；數字控制模塊由FPGA和MCU實現，用于完成模擬開關通道切換和數據處理。該系統的基本工作原理與現有技術[7-9]相比并無本質區別，不再贅述。這里重點對采集系統的精度影響因素進行分析。

概括來講，多通道模擬量采集系統的精度影響因素主要包括兩個：由模擬信號鏈靜態參數的非理想性引入的靜態誤差和由動態參數的非理想性引入的動態誤差，下面分別詳細論述。

2 靜態誤差影響因素分析

圖2為圖1所示系統中單個測量通道的靜態誤差分析模型。可見，系統靜態誤差主要來源于模擬開關、電壓跟隨器、參考電壓和AD轉換器。通常，認為上述誤差項彼此獨立且互不相關，因此系統靜態誤差δS應滿足：

(1)

式中，δMUX、δOP、δVREF和δAD分別為模擬開關、電壓跟隨器、參考電壓和AD轉換器引入的靜態誤差，且均為等效到ADC輸入端的電壓值。下面分別對各誤差項進行詳述。

2.1 模擬開關引入的靜態誤差

如圖2所示，假設輸入信號VIN的輸出阻抗足夠小而運放的輸入阻抗足夠大，則模擬開關引入的靜態誤差δMUX主要由輸入限流電阻RCL、導通電阻RON和導通漏電流ID決定，可表示為：

δMUX=ID(RCL+RON)

(2)

2.2 電壓跟隨器引入的靜態誤差

電壓跟隨器通常由運算放大器(簡稱運放)構成，其靜態誤差主要來源包括失調誤差ΔVOSOP，共模抑制比、電源抑制比和開環增益引入的誤差ΔVCMRR、ΔVPSRR和ΔVAOL，以及失調電流IOS引入的誤差電壓ΔVIOS。通常，認為上述誤差項彼此獨立且互不相關，則運放引入的靜態誤差δOP可表示為：

(3)

式中，各誤差項均為等效到運放輸入端的誤差電壓。其中，ΔVOSOP、ΔVCMRR、ΔVPSRR和ΔVAOL可根據運放數據手冊相關數值計算得到。

圖2中，若有(RCL+RON+RIP)=RFB，其中RCL和RON分別為模擬開關輸入限流電阻和導通電阻；RIP為運放輸入限流電阻；RFB為運放偏置電流補償電阻，則運放正向和負向偏置電流IBP和IBN的影響可以忽略。又知偏置電流和失調電流IOS近似滿足(IBP-IBN)=IOS，則運放失調電流引入的誤差電壓ΔVIOS可表示為：

ΔVIOS=IOS(RCL+RON+RIP)

(4)

2.3 參考電壓引入的靜態誤差

圖2中，參考電壓VREF為AD轉換器提供電壓參考，其誤差將直接傳遞到AD轉換器的輸出碼值。參考電壓引入的靜態誤差主要來源于初始精度誤差ΔVREFI、溫度系數誤差ΔVREFT以及電源調整率和負載調整率引入的誤差ΔVREFS和ΔVREFL。通常，上述誤差項彼此獨立且互不相關，則參考電壓引入的靜態誤差δVREF可表示為：

(5)

式中，各誤差項的具體數值可根據參考電壓數據手冊相關數據計算得到。

2.4 AD轉換器引入的靜態誤差

若AD轉換器輸入端和參考端模擬信號鏈引入的誤差可以忽略，則系統精度將取決于AD轉換器自身誤差。AD轉換器的靜態誤差主要來源于積分非線性誤差ΔVADINL、微分非線性誤差ΔVADDNL、失調誤差ΔVADOS和滿量程誤差ΔVADFS。若認為上述誤差項彼此獨立且互不相關，則AD轉換器引入的靜態誤差δAD可寫為：

(6)

式中，各誤差項的具體數值可根據AD轉換器數據手冊相關數據進行計算。

3 動態誤差影響因素分析

概括來講，系統動態誤差主要取決于ADC采樣階段輸入信號的建立精度和轉換階段參考信號的建立精度。

3.1 輸入信號的建立時間和建立精度

圖3所示為模擬開關從切換通道后到ADC啟動采樣前的動態誤差分析模型。可見，ADC輸入信號的建立精度主要取決于前端模擬信號鏈的建立時間，主要影響因素包括：模擬開關的建立時間tMUX、電壓跟隨器的建立時間tOP和抗混疊濾波器的建立時間tFLT。通常，認為上述建立時間彼此獨立且互不相關，因此輸入信號的建立時間tSIG可表示為：

(7)

式(7)中，模擬開關的建立時間tMUX主要包括通道切換時間和寄生參數引起的延遲時間，即：

tMUX=tMUXSW+tMUXRC

(8)

式中，tMUXSW為通道切換時間；tMUXRC為導通電容CON、導通電阻RON和限流電阻RCL引入的延遲時間，可表示為：

tMUXRC=KNBIT(RCL+RON)CON

(9)

式中，KNBIT為一階RC電路達到N位建立精度的時間常數系數，可表示為：

KNBIT=ln(2N)

(10)

式(7)中，電壓跟隨器的建立時間可根據運放的壓擺率SROP進行估算：

(11)

抗混疊濾波器的建立時間tFLT可表示為：

tFLT=KNBITRFLTCFLT

(12)

式中，RFLT和CFLT分別為濾波電阻和濾波電容。

要保證ADC啟動采樣前輸入信號具有N位的建立精度，模擬開關切換通道后的延遲時間tD應滿足：

tD≥tSIG

(13)

此外，如圖3所示，ADC開始采樣瞬間，即內部開關SWT閉合瞬間，濾波電容CFLT和跟隨器同時對采樣保持電容CTH充電，ADC輸入端電壓出現反沖。要保證采樣結束時輸入信號再次達到N位建立精度，要求抗混疊濾波器的時間常數τFLT與ADC的采樣時間tACQ滿足如下關系式[10]：

(14)

圖3 動態誤差分析模型

式(14)推導過程中，假設跟隨器的-3 dB帶寬大于抗混疊濾波器的4倍，且濾波電容CFLT與采樣保持電容CTH之間的關系滿足10CTH

然而，在宇航產品設計中，受元器件選用限制，上述假設經常難以滿足。在此情況下，提出一個經驗法則，即在滿足系統采樣速率和可靠性設計的前提下，濾波電容CFLT的取值應盡可能大，但要保證前級跟隨器具有足夠的相位裕度。

3.2 參考信號的建立時間和建立精度

與ADC輸入端負載特性類似，參考端負載特性也呈動態阻抗。ADC轉換階段，內部切換開關以轉換時鐘頻率對各權值電容進行切換，因而需要參考電壓對各權值電容進行快速充放電以保證建立精度。為了提高參考電壓對瞬態電流的驅動和吸收能力，通常在其輸出端設置電荷緩沖電容，用于在ADC轉換階段迅速提供或吸收參考端瞬態電流。要保證ADC轉換階段參考信號的建立精度達到N位，緩沖電容CREF應滿足如下關系式[10]：

(15)

式中，N為ADC的分辨率；IREF為參考端平均電流；tCON為ADC轉換時間；VREF為參考電壓。

4 實驗結果與分析

4.1 系統設計

圖1所示系統選用的核心器件及相關參數[11-12]如表1所示。

表1 系統選用的核心器件及相關參數

除參考電壓VREF的初始精度(0.5 mV)為實際校準值外，表中數據均來源于器件手冊典型值。此外，圖1中RCL=RIP=ROP=1 k是為兼顧系統可靠性增加的必需器件；抗混疊濾波器參數為RFLT=200 Ω，CFLT=100 nF；參考端緩沖電容CREF=4.7 μF；AD584設計為5 V輸出，最大瞬態電流約為5 mA；模擬開關和運放共用12 V供電(VDD= +12 V，VSS=-12 V)，最大變化量為0.5 V；環境溫度最大變化量約為5℃。需要說明的是，該設計將抗混疊濾波器的時間常數設計為較大值(20 μs)，是因為前級跟隨器的單位增益帶寬較小，典型值0.6 MHz，不滿足式(14)的假設條件。因此，只能通過增大濾波電容CFLT以降低采樣期間ADC輸入端的反沖電壓來保證采樣期間輸入信號的建立精度。

4.2 靜態誤差估算

對表1所示相關數據進行單位統一和數值換算后，可得系統靜態誤差如表2所示。

表2 系統靜態誤差估算

可見，系統靜態誤差估算值約為2.05 mV，主要來自ADC自身失調誤差(1.221 mV)。上述結果表明，該系統中模擬開關、跟隨器、參考電壓及其外圍電路的選型和設計合理，引入的靜態誤差基本可以忽略。

4.3 動態誤差估算

根據表1所示相關數據，可得ADC輸入最壞情況下(相鄰通道間的最大壓差為5 V)的建立時間約為167.19 μs，如表3所示。因此，根據式(13)，將模擬開關切換通道后的延遲時間設計為256 μs，理論上可以保證ADC開始采樣時輸入信號的建立精度達到12位分辨率(1.221 mV)。

表3 建立時間估算(建立精度為12位分辨率)

由式(15)可知，緩沖電容CREF的最小值應為3.33 μF，實際設計值為4.7 μF，理論上可以保證ADC參考信號的建立精度達到12位分辨率(1.221 mV)。

4.4 試驗驗證

隨機選取模擬量采集系統的2個通道進行測試，結果如表4所示。

表4 隨機選取兩個通道的實測結果

試驗過程中，與被測通道相鄰的兩個通道均設為0 V以模擬最壞工況。表中各設置值(被測信號)由6位半直流電壓發生器ADCMT 6166的10 V量程輸出，各設置值由7位半萬用表Keysight 34470A進行監測，實測各設置值的絕對精度優于0.2 mV，小于12位ADC分辨率(1.221 mV)的1/3，因此表中數據未考慮該誤差的影響。表中，Ch1采集值和Ch33采集值為采集系統的第1和第33通道的實際測量值；Ch1誤差和Ch33誤差為各實測值相對于設置值的絕對誤差。

表4表明，被測通道滿量程內的最大誤差絕對值約為1.60 mV(Ch1設置值為2 000 mV時，采集值為1998.40 mV)，該結果略小于表2所示的系統總靜態誤差估算值2.05 mV，說明抗混疊濾波器參數設計合理，且ADC采樣和轉換期間未引入明顯的動態誤差，這與3.1和3.2所述的預期結果相符。實測最大誤差值1.60 mV小于理論估算值2.05 mV，原因很可能是估算時采用的數據均為器件參數典型值，而系統實際使用的器件參數優于手冊典型值。

圖4為模擬開關切換通道后輸入信號的波形圖。其中，Ch1為模擬開關地址A0信號，Ch2為ADC輸入端信號(抗混疊濾波器輸出端信號)。可見，模擬開關切換通道后，輸入信號由0 V上升到5 V的建立時間約為172 μs，與表3所示的理論估算值167.19 μs非常吻合。該結果同時表明將通道切換后的延遲時間設為256 μs滿足理論要求值并具有足夠的設計裕量，從而保證系統在寬溫度范圍或其它惡劣環境中工作時具有足夠的可靠性。

圖4 模擬開關切換通道后輸入信號的波形圖

最后，需要說明的是，理論上可以采用軟件校準的方法提高系統測量精度，但對于具有上百個通道的測量系統來講該方法并不實用。從表2可以看出，當ADC器件確定后，進一步提高系統測量精度的方法是選用初始精度更高、而溫度系數和負載調整率更低的參考電壓。

5 結束語

針對核心器件國產化替代過程中多通道模擬量采集系統的精度設計缺乏理論依據的問題，對基于多通道模擬開關和開關電容ADC構建的多通道模擬量采集系統的精度影響因素進行了系統研究，分別建立了系統靜態誤差和動態誤差的分析模型，為關鍵器件選型建立了理論依據。研究結果表明：系統精度影響因素包括靜態誤差和動態誤差。其中，靜態誤差主要由ADC輸入端和參考端的模擬信號鏈決定，主要來源于模擬開關、跟隨器、參考電壓和ADC自身靜態參數的非理想性；動態誤差主要由ADC采樣階段輸入信號的建立精度和轉換階段參考信號的建立精度決定。上述結論分別通過了理論和試驗驗證，對設計或改進多通道模擬量采集系統的測量精度具有普遍指導意義。