一種多功能寬帶雷達目標與干擾模擬器設計

于衛剛，吳昌松，張德欣，左國銀

(中國洛陽電子裝備試驗中心，河南 洛陽 471000)

0 引言

隨著現代雷達理論和技術飛速發展，雷達信號帶寬越來越大，分辨能力越來越高，功能越來越強大，不僅能夠準確捕獲目標的位置和速度信息，還能獲取目標的形狀和運動特性，寬帶雷達的目標回波與干擾模擬已經成為國內外雷達測試領域一個重要的研究方向。近年來，我國在雷達回波模擬方面取得了很大的進展，但在回波信號模擬器設計功能的全面性與結構的通用性、兼容性、可擴展性方面與國外相關產品還存在一定的差距。

DRFM技術使雷達相參干擾和目標回波模擬取得突破性的發展，可有效保留雷達信號的相參性，結合數字信號處理技術使模擬雷達回波信號特征更加精確、參數設置更加靈活，因此，DRFM已經成為雷達目標回波模擬的一個重要技術手段[1-7]。文獻[8]設計了一種寬帶雷達目標回波信號模擬器，基于FPGA+AD9957結構，最大輸出帶寬只有200 MHz；文獻[9]采用單片機+CPLD結構設計了海事雷達視頻回波信號模擬器，給出了模擬器電路框圖以及前端硬件設計，并完成了工程實現；文獻[10-12]將DRFM技術應用到無線電高度表大地目標回波模擬；文獻[13]給出了無線電引信雷達回波DRFM模擬技術，文獻[14]采用通用儀器設計了DRFM雷達目標模擬器，提高了模擬器的射頻性能，但其工作帶寬僅160 MHz，且基于通用儀器構建的模擬器系統成本較高；文獻[15]基于寬帶數字射頻存儲器和數字圖像合成器，設計了一種高分辨雷達目標回波模擬器，采用去斜率處理來降低系統中頻處理帶寬，對其進行相應的調制后重構信號。隨著現代高分辨雷達的輸出帶寬越來越高，雷達接收到的目標回波已不再是點目標，而是多散射點的擴展目標。另外，雷達性能測試是一個系統工程，要求雷達模擬器不僅能夠模擬目標回波信號，而且能夠模擬各種雷達干擾信號、噪聲信號、雜波信號和背景電磁信號，真實客觀的測試雷達的技戰術性能。文獻中提到的雷達回波模擬器大多不能滿足現代高分辨雷達測試超帶寬要求，且功能比較單一，只能模擬雷達目標回波信號。

本文設計的寬帶雷達目標與干擾信號模擬器，能夠根據目標的電磁散射特性及運動特性，不僅可以模擬點目標雷達回波信號，而且可以進行擴展目標雷達回波信號模擬，同時可以構建測試所需多種類型的噪聲信號、干擾信號和背景電磁信號。系統采用VPX總線結構，實現設備的小型化設計，能夠有效提高測試效率，節約人力、物力、財力和時間，對寬帶雷達試驗鑒定評估具有一定的推廣應用價值。

1 總體方案

本文設計的多功能雷達目標與干擾模擬器可以為雷達測試提供多種類型雷達目標回波信號及電磁環境信號，可根據試驗測試需求產生大量的假目標，逼真模擬雷達目標的空間特性和運動特性，模擬雷達在不同作戰態勢下的信號環境，檢驗雷達在近實戰狀態下對目標的搜索、跟蹤、識別和抗干擾能力，以及在不同任務背景下任務管理和資源調度能力。

1.1 功能要求

多功能寬帶雷達目標與干擾模擬器具備以下主要功能：

(1) 回波信號模擬功能：能夠模擬產生雷達點目標、擴展目標回波信號，可以對接收到的雷達信號在時域、頻域和能量域進行調制，重構目標回波信號，可實現脈間目標回波信號參數實時更新。

(2) 干擾信號生成功能：能夠模擬產生欺騙干擾信號、密集假目標干擾信號、瞄準式/掃頻式噪聲干擾信號以及組合干擾信號。

(3) 雷達發射信號偵測功能：能夠自動偵測雷達同步信號，同時可對雷達發射信號的頻率、脈寬、重頻、帶寬、幅度等雷達信號參數進行測量。

(4) 操作控制與顯示功能：能夠控制各功能模塊的開關機，可進行待機/自檢/初始化/正常工作等工作狀態切換，同時接收監視各模塊工作狀態信息。

(5) 場景設計功能：根據測試場景要求，能夠靈活設計目標個數、目標航跡、干擾信號種類以及信號發出時間等參數，構建預定的試驗測試電磁信號環境。

(6) 任務調度功能：主控計算機模塊根據設定的場景，將任務分配給各功能模塊，同時下發相應的工作參數，在預定的時間產生任務安排的目標和干擾信號。

(7) 過程監控功能：對模擬器的工作狀態及任務完成情況進行實時監控顯示。

1.2 方案設計

該雷達目標與干擾模擬器在技術體制上選擇基于數字射頻存儲(DRFM)技術，在進行時間延時控制、多普勒頻率調制、信號幅度調制后，實現對雷達目標回波信號與干擾的模擬。模擬器采用超寬帶設計思路，覆蓋L波段、S波段、C波段、X波段、Ku波段雷達。模擬器總體結構如圖1所示，采用VPX總線結構，在射頻模塊設計時，綜合考慮經濟性和實用性，射頻模塊采用相同的外形結構和接口定義，實際使用時，根據測試要求，只需更換不同波段的射頻模塊，即可完成模擬器工作頻段切換，該設計使模擬器可以共用除射頻模塊以外的其他數字模塊、計算機模塊、機箱及電源等部分，大大節約了研制成本。目標產生模塊、欺騙干擾模塊、密集假目標模塊、噪聲干擾模塊基于軟件無線電思想，硬件上采用相同的數字板卡，通用性、靈活性和可重構性強，能夠根據不同測試任務，改變軟件程序，即可完成回波模擬器功能的重新定義，例如：試驗測試需要模擬的目標數量較多和目標類型比較復雜時，4塊數字板卡均加載回波模擬程序，用于雷達目標回波模擬，若測試需要構建比較復雜的電磁環境，4個板卡可根據任務分配產生不同類型的干擾信號、噪聲信號和背景電磁環境信號。

圖1 雷達目標與干擾模擬器組成結構框圖Fig.1 Structure diagram of radar target and jamming simulator

1.3 工作原理

寬帶雷達目標與干擾模擬器工作原理如圖2所示，射頻模塊首先對接收到的射頻信號進行下變頻，將得到的中頻信號送給信號偵測模塊，偵測模塊進行脈沖檢測，完成信號波形參數測量，根據檢測結果提取同步脈沖到各信號產生模塊，偵測模塊還要根據信號測量幅度控制射頻模塊進行自動增益調節，同時對輸入中頻信號進行采樣，通過數字下變頻輸出幅度基本恒定的基帶波形信號到各信號產生模塊。各信號產生模塊接收偵測模塊送到的雷達同步脈沖信號、雷達基帶信號、狀態與波形參數，按照預定設置對基帶信號進行時間、頻率和幅度調制，產生相應的中頻信號通過射頻模塊上變頻為射頻信號，經發射天線進行輻射，完成雷達目標回波模擬和雷達測試電磁環境構建等功能。

2 關鍵技術

雷達目標與干擾模擬是雷達技術與數字信號處理技術相結合的產物，涉及了大量軟硬件知識，模擬方法和實現手段也相對比較復雜，本文在設計多功能雷達目標與干擾模擬器時需要研究解決以下幾方面關鍵技術。

圖2 雷達目標與干擾模擬器工作原理框圖Fig.2 Principle diagram of radar target and jamming simulator

2.1 高速數字信號處理平臺技術

高速數字信號處理板卡需要完成對雷達信號的高速采集、實時存儲、復雜調制、時序控制等功能，是模擬器的關鍵核心部件，其優劣直接影響雷達回波信號模擬質量，最終影響模擬器的整體性能。本文設計的雷達回波模擬器瞬時帶寬高達1.2 GHz，要求ADC具有很高的采樣速率，數據量大，對模擬器總線帶寬和運算處理速度要求較高，傳統的信息處理平臺無法滿足設計要求。本文采用VPX標準總線結構，其理論帶寬可達到8 GB/s，具有強大的信息處理能力、I/O擴展能力，通用性和擴展性好。高速數字信號處理板以Altera公司的StratixV DS系列FPGA為核心，該芯片具有大容量邏輯單元(最高可達262 000個ALM)和專用數字信號處理模塊(最多可達396個乘法器)，并且提供48對數據率高達14.1 Gbps高速收發接口，可以實現與SDA948高速8位A/D轉換器和SDA9713RH 8位D/A轉換器的良好匹配。模擬器主要包括2種高速VPX總線接口：第1種為ADC與DAC信號輸入輸出部分，雷達中頻信號由高速ADC進行數據采集，生成的目標和干擾信號通過高速DAC轉換為模擬中頻信號，ADC與DAC均采用FMC接口方式接入系統；第2種為數字信號處理部分，主要由VPX機箱背板、數字信號處理板和主控計算機板組成，數據通過機箱背板進行高速互聯。

2.2 擴展目標雷達回波信號重構方法

對于擴展目標雷達回波信號可以看作是雷達發射的脈沖信號經過一個系統后的輸出，該系統的系統函數反映了雷達目標的電磁散射特性。本文通過分析典型擴展目標的散射特性，經過精確建模獲得其隨距離、視角、頻率等參數變化的散射特性數據，作為擴展目標上各散射點的沖擊響應序列。擴展目標雷達回波信號重構的基本思路是：通過高頻電磁計算得到目標在某姿態下的RCS，通過一定帶寬范圍內的多頻點RCS預估，計算得到目標散射特性數據；然后將接收的雷達發射信號與目標散射特性數據進行卷積得到擴展目標雷達回波信號，實現寬帶雷達回波信號實時重構；最后經過時延控制和多普勒頻率調制準確復現目標的電磁散射特性及其距離、速度等信息。擴展目標雷達回波信號重構的關鍵在于目標電磁散射特性數據的精確獲取和寬帶雷達信號的實時調制。

2.3 高精度/高分辨時延控制和多普勒頻率調制方法

模擬器產生的雷達假目標的距離信息主要通過控制信號延遲來實現。具體過程為根據觸發脈沖和連續時鐘生成一個相對于觸發脈沖具有精確延遲時間的時延脈沖，并且保持脈沖寬度不變，通過精確延時控制，產生多個獨立假目標。本文充分利用高性能FPGA硬件資源，通過靈活配置不同數據位寬、不同存儲深度的內部FIFO存儲塊，實現對雷達信號的精確時延控制。設計選用的FPGA內部具有大量獨立的內部存儲塊，可以靈活方便的構造很多可調延遲單元，且FPGA內部存儲塊可以工作在較高的時鐘頻率上。因此，本文采用內部FIFO構造的延遲線可以達到較高的延遲精度，實現對雷達信號的高精度延時控制，逼真模擬雷達目標的運動特性。

模擬器產生的雷達假目標的速度信息主要通過多普勒頻率調制來實現。傳統的多普勒頻率調制通常采用鎖相環和移相器等模擬技術實現，不能保證頻率調制精度。本文采用基于DDS的全數字多普勒頻率調制算法，相比模擬混頻，具有頻率轉換速度快、頻率分辨率高、相位噪聲低、頻率穩定度高、控制靈活、節約成本等優勢，該算法已在FPGA硬件平臺上進行實現，滿足在高采樣率下的信號實時處理要求。

3 功能模塊設計

寬帶相控陣雷達目標與干擾模擬器采用VPX標準總線結構，主要由信號偵測模塊、射頻通道模塊、目標產生模塊、欺騙干擾模塊、密集假目標產生模塊、噪聲干擾模塊、主控計算機和電源等模塊組成。

3.1 射頻通道模塊

射頻通道模塊設計為類似VPX板卡，占2個槽位，主要包含接收通道、發射通道、本振源、時鐘模塊及接口電路，接收通道對輸入的射頻信號下變頻為中頻信號；發射通道將多路中頻信號合成(或者單獨)上變為相應的射頻信號輸出，射頻通道主要由選頻組件、微波開關、濾波器、混頻器、放大器、頻率源等組成。

射頻模塊功能要求細化如下：

(1) 射頻信號調控：對射頻激勵信號進行AGC可變增益控制，使輸出到信號偵測模塊的中頻激勵信號幅度基本恒定，充分利用ADC的有效位數。

(2) 射頻激勵信號下變頻：產生本振信號對射頻激勵信號進行下變頻，使中頻信號中心頻率基本為常數，有效地減小中頻信號的帶寬要求。

(3) 中頻信號上變頻：信號生成模塊產生的目標和干擾(含噪聲和欺騙目標)信號為模擬中頻信號，射頻模塊要對其進行上變頻，上變頻采用與下變頻相關聯的本振信號，保證射頻模擬信號的相參性。

(4) 射頻功率控制：對射頻信號進行功率控制，使射頻信號的功率隨目標運動和起伏特性實時改變，同時保證射頻模擬信號的動態范圍。

3.2 信號偵測模塊

信號偵測模塊采用數字技術實現，即中頻數字化+高速數字信號處理技術。偵測模塊不僅需要測量接收信號的頻率、脈寬和重頻，還需要提供幅度信息，為了保證被測雷達天線掃描的主瓣脈沖幅度不會超過偵測模塊ADC的最大輸入范圍，需要在下變頻前加入可變增益放大環節，并且在模擬器正常工作前，對被測雷達脈沖幅度進行掃描和搜索，以確定放大器最大增益。參數測量(頻率、脈寬、重頻、幅度)通過接口與控制電路輸出，該接口可對信號偵測模塊各部分進行控制和自檢，同時將頻率測量值提供給DDC完成數字下變頻獲取雷達基帶信號。

信號偵測模塊工作原理框圖如圖3所示，具體功能細化分解如下：

圖3 信號偵測模塊原理框圖Fig.3 Block diagram of signal detection module

(1) 中頻信號數字化：將中頻激勵信號進行高速AD變換為數字信號。

(2) 信號檢測：對數字激勵信號進行信號檢測，并進行瞬時測頻，同時輸出同步脈沖信號。

(3) 數字下變頻：利用測頻結果對數字激勵信號進行數字下變頻(DDC)，得到數字基帶信號。

(4) 波形參數測量：對基帶激勵信號進行波形參數測量，包括：脈沖幅度、脈沖寬度、脈沖重復周期、脈沖頻率等。

(5) 控制功能：偵測模塊需要完成對射頻模塊的控制，包括自檢工作方式控制、接收可變增益控制、本振頻率控制與產生、合成加權控制、發射支路可變增益控制等。

3.3 通用數字板卡模塊設計

為了簡化硬件設計，減少硬件種類，減輕硬件調試工作量，目標產生模塊、欺騙干擾模塊、密集假目標干擾模塊、噪聲干擾模塊和自檢模塊設計為通用硬件模塊，采用6U VPX插卡形式，板上包括大規模可編程邏輯器件FPGA，同時具有大容量DDR3高速存儲器，能夠提供高性能計算能力、高速靈活的數據傳輸能力、靈活方便的系統管理和升級能力。數字處理部分與射頻接口的控制信號通過背板連接器，中頻信號和時鐘信號用電纜連接到各個射頻模塊，通用硬件平臺具備以下功能：

(1) 數據通信功能：接收信號偵測模塊輸出的了雷達基帶數字信號。

(2) 信號偵測參數接收：接收信號偵測模塊輸出的信號頻率信息和同步信號。

(3) VPX總線接口：主控計算機通過VPX總線控制每個模塊，并監測各模塊的工作狀態信息。

(4) 大容量存儲：用于存儲的高速大容量存儲器。

(5) DA變換：將產生的數字回波信號和干擾信號變換為模擬中頻信號。

(6) 信號放大、濾波和衰減控制：用于將DAC輸出模擬中頻信號進行幅度放大、帶通濾波以及根據輸出信號的幅度要求進行數控衰減。

(7) 數字信號處理：根據模塊功能要求，能夠對輸入的數字基帶信號或者ADC采集的信號進行不同的數字信號處理。

3.4 目標與欺騙干擾產生模塊

目標產生與欺騙干擾產生模塊在信號產生通用硬件平臺基礎上，采用相同的軟件設計方法，根據分配任務不同，模塊可產生目標或者干擾信號，兩者的差別僅在于幅度、軌跡等參數設置要求不同。點目標是獨立運動的，擴展目標模擬實際是對多散射中心的模擬，各散射中心既具有獨立性又具有一定的關聯性，可以通過模型對目標各散射中心參數進行具體配置，實現對擴展目標的回波模擬。目標產生模塊采用數字基帶輸入、模擬中頻輸出，原理框圖如圖4所示，主要包括同步電路、時間延遲模塊、運動控制模塊、多普勒信號產生模塊、多普勒調制模塊、幅度控制模塊、幅度調制模塊、信號合成模塊、數字上變和D/A變換模塊等。

3.5 密集假目標產生模塊

密集假目標產生模塊同樣采用雷達數字基帶信號輸入，中頻模擬信號輸出的方式，其實現框圖如圖5所示。密集假目標干擾產生采用類似格形濾波器的結構，其中每格的延遲可根據需要在一定范圍內設定，從而產生不同延時的多假目標。同時每一級都配置一個多普勒頻率產生和幅度控制單元，從而可以產生不同多普勒頻率和不同幅度的密集假目標，可以較為逼真的模擬目標點跡，達到預期效果。

3.6 噪聲干擾產生模塊實現

噪聲干擾實現框圖如圖6所示，白噪聲數字產生電路產生白噪聲，設定可編程數字濾波器的帶寬即可得到相應帶寬的噪聲干擾。若需掃描，由掃頻調制器產生掃頻信號，對噪聲進行調制，便可得到掃頻噪聲干擾，最后經DOC和DAC得到中頻噪聲干擾信號。

圖4 目標與欺騙干擾產生模塊原理框圖Fig.4 Block diagram of target and deception jamming generation module

圖5 密集假目標產生模塊框圖Fig.5 Block diagram of dense multiple false targets generation module

圖6 噪聲干擾產生模塊原理框圖Fig.6 Block diagram of noise jamming module

4 試驗與測試

基于DRFM技術完成研制的多功能雷達目標與干擾模擬器及其配屬天線如圖7所示。

圖7 多功能雷達目標與干擾模擬器實物圖Fig.7 Photographs of radar multifunction target and jamming simulator

為了驗證該多功能目標與干擾模擬器的性能，在某雷達上進行了性能測試與驗證。將模擬器架設在測試塔塔頂，距離地面高度約100 m，雷達距離測試塔約2 km，試驗態勢如圖8所示。

圖8 外場測試試驗態勢Fig.8 Field test situation

在雷達目標模擬測試中，設置的目標個數為5個，運動速度為400 m/s，在雷達P顯上產生了沿徑向運動的假目標，并且形成航跡。在密集假目標干擾測試時，雷達P顯上出現了大量的密集假目標點，由于模擬器距離雷達相對較近，模擬器輻射的干擾信號從雷達波束主瓣和副瓣同時進入，因此在雷達掃描范圍內均產生了假目標，能夠有效檢驗雷達旁瓣匿隱、旁瓣對消等抗干擾能力。

圖9 外場測試試驗結果Fig.9 Field test results

5 結束語

本文給出了一種基于數字射頻存儲技術(DRFM)的多功能寬帶雷達目標與干擾模擬器設計方案，并對其中的模擬器設計關鍵技術進行了說明，實現了寬帶雷達目標與干擾信號的實時重構，能夠為寬帶成像雷達試驗鑒定評估提供支撐。該設計充分利用設備硬件資源，在完成寬帶雷達回波信號模擬的同時，可產生密集假目標干擾信號、欺騙干擾信號以及多種背景噪聲信號，信號產生模塊采用通用硬件板卡設計，只需改變軟件程序，即可實現模塊功能的重新定義，具有很強的靈活性和重構性，在開展雷達技戰術性能測試試驗時，不僅可以模擬寬帶雷達目標回波信號，而且可以進行試驗復雜電磁信號環境構建。模擬器采用小型化、模塊化設計思想，進行了標準化、數字化和軟件化設計，可以保證模擬器的通用性和可擴展性，具有較好的推廣應用價值。