簡易數字萬用表的555芯片實現方法

隨著科技的發展，芯片技術的發展，芯片在各個領域內被廣泛使用。在我們搭建電路排查故障時，經常需要測量兩端點之間的電壓電阻和電容數值，經過對不同芯片的了解和對比，本文給出了一種簡易的電壓電阻電容值顯示方案。

1 設計方案及論證

1.1 系統方案設計與比較（電壓）

方案一：以數字電壓表為核心，將電容和電阻都轉化為電壓進行測量。優點：共用一個測量電路，使用統一時鐘，測量時間短，出現報錯的可能性低，便于組合及功能切換部分的設計。缺點：電容轉換的恒壓充電法和電阻轉換的方法精度低，測量難度高，且要使用恒流源，難以實現數字化。

方案二：電壓、電容、電阻表功能分別實現，通過按鍵切換電路調整各時鐘的工作順序，共用一個計數電路進行顯示。優點：各測量功能分別實現互不影響，便于設計，可選測量方案很多，容易實現精度要求。缺點：進行組合時比較困難，各部分時鐘不統一，容易出錯。

經過多方面考慮我們選擇了方案二，考慮到直流電壓表本身對于轉換速率沒有較大的要求，為了控制其成本，選用雙斜積分式ADC。

1.2 系統方案設計與比較（電阻電容）

方案一簡單物理測量法：使用場效應管運放組成線性電阻表電路，運算放大器輸出與待測電阻Rx成正比。如果電流表滿量程則代表Rx=R。這樣就可以通過電流表的示數來表示電阻。恒壓充電法測量，用一個電阻和電容串聯，用恒壓源對電容充電，然后根據電容充電的曲線超過某個固定電壓所需要的時間，利用曲線擬合的方法測量。這種方法主要缺點為精度低，并且難以實現數字化。

方案二555 測量法：用555 多諧振蕩器和單穩態觸發器，74LS160 計數器共同實現。555 單穩態觸發器的脈沖寬度與電阻電容值呈正比，故可將電容轉化為振蕩信號的脈沖寬度進行測量。再設計一個555 多頻振蕩器，將多諧振蕩器的振蕩周期與單穩態觸發器的脈沖寬度相與，進行計數，這樣，適當調整秒沖寬度與電阻值的比例和振蕩器產生脈沖的頻率即可通過對相遇之后信號脈沖的個數計數并顯示來確定待測電阻阻值，由于可以通過芯片對輸出脈沖計數，故實現數字化較為容易，因此選擇方案二。

2 具體電路設計

2.1 電壓表設計

74LS160 的電路狀態為

根據電路狀態則可設計如圖1 的三次一循環的轉換電路。

圖1

積分器運放選擇為：OP2227

比較器選擇為：LM393

譯碼器選擇為：74HC138

模擬開關選擇為：MC74HC4066

繼電器選擇為：EMR011B06

A：連接74LS273 的CLR 與CLK

B：連接74LS160 的CLR

C：連接74LS160 的CLK

D：連接轉換電路

E：連接測量電壓

對于滿量程為9.99V 的電壓表，最大電壓積分后很容易造成積分飽和，所以首先對測量電壓進行分壓，理論上選擇9950Ω 與50Ω 的電阻組成分壓電路，將0-9.99V 的電壓分壓為0-49.95mV，但是在實際操作中，這樣的組合誤差較大，為了減小誤差，通過實踐，最終分壓電路選擇為串聯9949Ω與51Ω，并增加0.01V 的電壓偏置。

對于參考電壓，我們選擇為-4.995mV。當測量電壓位于滿量程時，測量分壓電壓積分10ms 的值與參考電壓積分100ms 的值相加為0，所以當時鐘選擇為10kHz 的時候，這樣的積分電路是可以完美實現其功能的，并且測量時間t ≤0.11s。

對于置零-第一次積分-第二次積分的功能轉換可以通過兩個時鐘電路譯碼來實現，時鐘A 為5H在，占空比為10%，時鐘B 為5Hz，占空比為5%。A時鐘接在74HC138 的A 口，B 時鐘接在74HC138 的B 口，C 時鐘接地，在0-0.01s 中Y3 口輸出低電平，在0.01-0.02s 中Y1 口輸出低電平，在0.02-0.2s中Y0 口輸出低電平。將Y0 與Y1 輸出取反，使其在接下來的電路為高電平使能，則可將Y3 輸出作為控制置零信號，Y1 輸出作為控制測量電壓積分信號，Y0 口作為控制參考電壓積分信號。

在模擬開關中，1 口輸入為參考電壓，2 口輸入為測量電壓的分壓，4 口輸入為9V 高電壓，其目的為控制繼電器開合，以使積分電容兩端放電。

控制積分電容充放電的繼電器。

A 口為Y0 輸出的非和比較器的非相與，當積分未完成時，比較器的非為低電平，此時與門輸出為低電平，則74LS273 置零端使能，CLK 也無上升沿脈沖。當積分器數值為零時，第二次積分完成，比較器輸出低電平，取非為高電平，此時與門輸出為高電平，有上升沿，則74LS273 接受輸入端數據，并從輸出端輸出，這個元件實現了在積分過程中，顯示管不顯示數字的功能。

B 口與74HC138 的Y3 口相連，控制74LS160 的置零功能，方便電路進行多次測量。

C 口為74HC138 的Y1 口的非、比較器輸出和時鐘信號三者相與，其功能為只在第二次積分開始后才進行計數，防止其他信號干擾計數器的脈沖。

D 口為選中信號端，對其取反并和74HC138 的Y3 口相或，當不選中該電路時，或門輸出為高電平，控制繼電器使積分電容兩端短路，則此時電壓表不行使其功能。選中該電路時，或門的一個輸入為低電平，當Y3 口輸出為高電平時，積分電容兩端斷開，電壓表行使其功能。

E 口為測量電壓輸入端。

2.2 電阻電容表的設計

由555 定時器構成的單穩態觸發器產生的脈沖寬度Tw 與構成的待測電阻成正比，通過調整參數就可以把Cx 轉換為脈沖的寬度。只要把寬度為Tw的脈沖與固定頻率的脈沖相與便可以得到計數脈沖，計數后顯示的N 就是待測電阻阻值。

555 產生單脈沖，其時間Tw 為一個時間長度，即為脈沖寬度。555 平時vi ≥1/3vcc，接通瞬間，電路有一個穩定的過程，即電源通過電阻r 向c 充電，當vc 上升到2/3vcc 時，基本rs 觸發器復位，vo 為低電平，放電管t 導通，電容放電，電路進入穩定狀態，如圖t1 前所示。若觸發器輸入端施加觸發信號(v1＜1/3vcc)，觸發器發生翻轉，電路進入暫穩態，vo 輸出高電平，且管t 截止，此后電容c 充電至vc=2/3vcc 時，電路又發生翻轉，vo為低電平，t 導通，電容c 放電，電路恢復至穩態。

電阻：其中Tw=1.1RC，要測電阻就必須知道Tw 和R 的值，Tw 可以測出，所以只要c 的值設置為1/1.1 即可使得Tw=R，所以我們可以將數碼管顯示的數字直接作為電阻值。由于串聯電容1/C=1/C1+1/C2，再考慮到要盡量提高計數頻率，我選擇1mf 和0.1mf 電容串聯這樣999 歐姆的技術時間大概時973ms，可以用10hz 的信號來清零。

輸出矩形波的周期為充電時間加放電時間：T=T1+T2=0.7(R3+2R2)C。

振蕩頻率：f=1/T=1.4286/[(R3+2R2)C] 占空比：q=(R3+R2)/(R3+2R2)為降低誤差要使q 盡量遠離1。這里我的電容選擇0.1nf，電阻r3+2r2 的值就需要為1428.6k 歐姆，但是經過實際器件仿真，我們發現實際完成技術脈沖的周期并不為1，經過誤差修正以及阻值計算，我們最后選擇232k572k。

圖2

電容：5 腳接10nf 電容防止引入干擾，設定Tw=100ms，設計1-999nf，Cmax ≈1000nf，，R 的理論值取91kΩ。

圖3

電容C 的充電時間和放電時間各為T1=CIn2(R1+R2) T2=CIn2R2，因為時鐘周期是在忽略了555 定時器6 腳的輸入電流條件下得到的，而實際上6 腳有電流流入。因此，為了減小該電流的影響，應使C2=0.01uF。故振蕩波型的周期為：T=T1+T1=0.7C(R1+2R2)。

因為要求Cx=999nf 時，Tx=100ms，所以需要時鐘發生器在改時間內產生999 個脈沖，T 應為0.1ms，R1+2R2=T/0.7C2=1429Ω 取占空比為60%，即=60%，R1 取2 450Ω，R2 取5 720Ω。

3 計數器和鎖存顯示電路

由于各表都要求三位顯示，所以計數電路選擇三片74LS160 級聯，低位芯片的時鐘輸入端直接與計數脈沖相連，進位輸出端通過反相器與高位芯片的時鐘相連，每當低位計數滿后產生一個上升脈沖使高位芯片計數加一。

各測量電路的輸出脈沖經過邏輯門連接后與鎖存器的時鐘相連，只在測量周期的下降沿輸出數據使數碼管只顯示計數結果。

譯碼芯片與數碼管之間接300Ω 電阻作為限流保護。

4 測試

4.1 測試方法

將待測電壓電容電阻分別調至不同大小，并接通電路觀察數碼管顯示的實際數據將其與待測電壓電阻電容的原本數值進行對比即可得出誤差大小。

4.2 測試數據

表1

表2

表3

4.3 數據分析和結論

參數的理論計算值和實際取值存在較大差距的原因是許多原件的性能并非理想，實際器件的取用要考慮很多因素，如通態電流電壓等。尤其是允許通過的最大電流，在使用實際器件經常報錯的原因就是某個支路超負載導致電路故障。由于確定參數用到的公式有些不是理想的線性，需要用示波器進行實際測試再修改。測量周期時鐘的頻率和占空比都對誤差有一定影響，這也是量化誤差的一大來源。

5 結語

隨著科技的發展，芯片技術的發展，我們在電路修理與設計時經常會需要測量電壓電阻電容，這種比較簡易的電壓電阻電容值顯示方案，由于原料常見，可以在沒有現成萬用表的時候用此方法搭建一個臨時的萬用表來完成實驗。