利用正交法優(yōu)化芯片粘接的固化條件研究

臧春亮

（貴州航天林泉電機有限公司，貴州貴陽550009）

0 引言

隨著電子產(chǎn)業(yè)不斷向小型化、便攜化方向發(fā)展以及器件集成度要求的不斷提高，傳統(tǒng)的錫焊工藝已經(jīng)不能完全滿足現(xiàn)代電子產(chǎn)品向微型化發(fā)展的需求。擺脫制約產(chǎn)品向微型化發(fā)展的瓶頸，微組裝工藝的進一步發(fā)展與應用勢在必行[1]。而芯片粘接工藝是微組裝過程中必不可少且十分重要的工藝，也是保證半導體芯片與導電襯底粘接牢固、傳導性能連接良好的一種關(guān)鍵工藝手段。粘接工藝除了為芯片與導電襯底之間形成相應的電連接關(guān)系外，還需要為芯片提供良好的散熱通道。

芯片粘接完成后，其散熱性能優(yōu)良的主要體現(xiàn)指標是芯片與導電襯底間的歐姆接觸電阻，歐姆接觸是芯片正常工作的前提條件，芯片要想正常工作，就離不開歐姆接觸。但是，如果歐姆接觸電阻過大，將導致芯片在工作過程中熱量不斷積累，進而影響芯片性能。半導體器件的散熱方式主要有3種，即輻射、對流和熱傳導，其中熱傳導是散熱的最主要方式。而歐姆接觸散熱屬于熱傳導，歐姆接觸差將會導致歐姆接觸電阻增大，芯片的發(fā)熱量也會增大，散熱通道受到一定阻礙，影響電流在芯片表面中的分布，破壞芯片的熱穩(wěn)定性，甚至使芯片燒壞。另外，芯片過熱會導致粘接面出現(xiàn)裂紋或芯片因受熱應力而開裂。因此，芯片粘接質(zhì)量對相應半導體產(chǎn)品的發(fā)展起著至關(guān)重要的作用。而芯片粘接工藝大多采用導電膠進行貼裝，目前在微組裝領(lǐng)域，導電膠粘接已經(jīng)得到較為廣泛的應用，如在芯片與導電襯底之間熱膨脹系數(shù)匹配的情況下，小功率元器件粘接經(jīng)常采用導電膠作為粘接材料。導電膠作為芯片粘接的緩沖層，其固化后的強度直接影響著芯片的剪切力。而剪切力的大小是判斷芯片粘接質(zhì)量好壞的重要指標[2]。影響芯片固化后的剪切力大小的因素主要是芯片粘接完成后的焙烘溫度和焙烘時間。

本文采用正交試驗法對芯片粘接完成后的焙烘溫度和焙烘時間進行優(yōu)化，使芯片粘接的剪切力達到較為優(yōu)良的效果，進而提高產(chǎn)品性能，使整機產(chǎn)品質(zhì)量更加可靠[3]。

1 正交試驗設(shè)計

正交試驗法是應用正交表的正交原理和數(shù)理統(tǒng)計分析，研究多因素優(yōu)化試驗的一種科學方法。它可以用最少的試驗次數(shù)優(yōu)選出各因素較優(yōu)參數(shù)或條件的組合，這里所說的因素主要是指影響考核指標的要素[4]。正交法的表現(xiàn)形式是正交表，正交表的書寫形式為Ln（mk），L表示正交表，n表示正交表的行數(shù)，k表示正交表的列數(shù)，m表示試驗因數(shù)的位級數(shù)（位級數(shù)是因素在試驗中所取得數(shù)值的檔次）。

本文主要目的是探究芯片粘接完成以后固化過程中影響剪切力大小的焙烘溫度、焙烘時間兩大因素。由于正交試驗因素位級間的取值不應取得過于接近，因此本文將固化的焙烘溫度的位級數(shù)分別取80 ℃、100 ℃、120 ℃3個溫度等級，將固化的焙烘時間的位級數(shù)分別取2 h、3 h、4 h 3個等級。根據(jù)正交試驗的思想及以上因數(shù)與因素位級數(shù)的取值，本文試驗所取得的正交表為L9（32），即9行2列3要素正交表。

本試驗是用外形尺寸為2.03 mm×1.27 mm×0.45 mm的貼片電阻代替芯片，將貼片電阻用導熱膠貼在金屬導電襯底上，涂在導電襯底上的導電膠應平整均勻。為了提高同一條件所得數(shù)據(jù)的說服力，每一條件粘貼8片貼片電阻，并調(diào)整電阻位置，使同一襯底上的8片電阻橫向、縱向盡量平行。芯片完成粘接以后對其進行焙烘，焙烘后的結(jié)果如圖1所示。

2 剪切力測試

當帶有芯片的襯底焙烘完成以后，對襯底上的每一個芯片進行剪切力測試。測試剪切力的時候，劈刀推動芯片的方向和位置盡量保持一致，以提高同一條件下數(shù)據(jù)的一致性。剪切力測試完成以后的襯底表面和斷裂位置如圖2所示。每一條件下的8個數(shù)據(jù)的平均值為該條件下數(shù)據(jù)的最終剪切力值。為了提高每一條件下數(shù)據(jù)的均勻性，筆者將8個數(shù)據(jù)的最大值和最小值去掉，剩下的6個數(shù)據(jù)取平均值。本文用均值來表征每一條件下剪切力強度的優(yōu)良性。均值計算公式如下[5]：

將計算的剪切力結(jié)果填入表格，如表1所示。貼片電阻面積為2.03 mm×1.27 mm≈2.58 mm2＜4.13 mm2，按照GJB 548B—2005中對剪切力的要求，4.13 mm2的面積所受剪切力不應小于24.5 N。因此，本文試驗所測出的數(shù)據(jù)均滿足GJB 548B—2005對芯片剪切力的要求[6]。

圖2 剪切力測試完成以后的襯底表面和斷裂位置

表1 剪切力數(shù)據(jù)測試表

表1中x是每組剪切力強度數(shù)據(jù)去掉最大值和最小值以后的平均值，然后將數(shù)據(jù)填入表2正交表中，應用正交試驗結(jié)果分析原則對數(shù)據(jù)進行分析。

3 正交試驗結(jié)論

正交試驗結(jié)果如表2所示。

表2 正交試驗結(jié)果

表2中Kij為每列相同位級考核指標之和，Ri為每一列相同位級考核指標之和的極差。由正交表分析結(jié)果可知，K21和K22組合的效果最好，即焙烘溫度100 ℃，焙烘時間3 h時芯片固化后的剪切力最大。另外，R1=1.442＜R2=3.388，說明焙烘時間對芯片粘接完成后的剪切力的影響程度比焙烘溫度的影響程度要大。

4 結(jié)語

為了提高芯片粘接后的剪切力，減小芯片與導電襯底之間的歐姆接觸電阻，本文利用正交試驗法對芯片粘接過程中的兩個關(guān)鍵因素，即焙烘溫度和焙烘時間進行了優(yōu)化。最終確定芯片粘接固化后剪切力最佳的焙烘溫度為100 ℃，焙烘時間為3 h，此時芯片的剪切力平均值為146.11 N，為GJB 548B—2005對相應面積下芯片剪切力要求強度的5.8倍。因此，利用本試驗方法得出的焙烘溫度和焙烘時間來固化粘接芯片，提高了芯片粘接的剪切力，可以減小芯片與導電襯底之間的歐姆接觸電阻，降低了產(chǎn)品的失效概率，為今后涉及芯片粘接工藝產(chǎn)品的生產(chǎn)奠定了基礎(chǔ)。