水下環形組網網絡中時延測量及調整策略

宋文生 王琨 曹偉軍 付傳寶

摘要：針對海洋探測、安防、監控等領域多節點水聲信號采集及同步傳輸需求，使用XilinxSpartan6FPGA采用偽隨機序列和數字相關技術對各個節點的傳輸時延精確測量，在岸上信號處理單元對測量結果匯總、分析，并根據測量結果對信號進行時延調整，實現所有節點信號水下采集信號的同步輸出。根據FPGA的處理能力，其測量及調整精度可達3ns，經調整后的多個節點之間的信號輸出時延誤差滿足系統后續信號處理要求。

關鍵詞：級聯組網;m序列;數字相關技術;環形組網;時延測量;時延調整

隨著水下探測、監控、安防需求的進一步擴大，各國水下探測的距離、分辨率要求不斷提升，對水聲信號采集的可靠性、實時性、一致性要求也越來越高，本文針對水下信號采集的新需求，提出采用雙環自愈環形組網方式提高系統可靠性，同時通過采用m序列、數字相關技術及先進先出（FIFO）存儲器實現系統時延參數的實時調整，解決了環形網絡中由于可變傳輸路由引起的信號傳輸時延不固定的問題，實現了系統中所有節點信號的同步輸出。

1系統架設

根據探測精度及系統實時性的要求，水下監測、采集系統一般由1個岸上數據處理中心加n個水下信號監測、采集節點組成。水下采集節點的數量與水下監測系統的范圍及精度要求有關;水下采集節點與岸上信號處理單元的組網方式通常有如下三種：點對點星形/并聯組網[1]、級聯組網和環形組網。各種組網方式如圖1所示。

在點對點星形組網模式下，水下節點與岸上節點之間采用點對點的直接連接方式，其數據通過水下與岸上節點之間獨立、專用的數據通道傳輸，系統架設完成后其傳輸時延為1個固定值;級聯組網模式下，各個水下節點采用數據逐級級聯上傳的方式傳輸，在系統架設完成后其信傳輸鏈路固定，因此其傳輸時延也為1個固定值。在這2種組網方式下，信號路徑、時延固定，但是點對點組網方式一旦監測范圍擴大、節點增加，其架設成本成線性增加;而級聯組網形式由于采用逐級上傳，水下任意1個節點故障都會導致后續所有節點數據無法正常上傳。

環形組網也是采用水下節點逐級上傳的方式，與級聯組網方式的不同之處在于：級聯組網水下末端節點N只與N-1個水下節點相連，而環形組網方式末端節點N一端與N-1個水下節點相連，另一端與岸上節點相連，岸上節點、N個水下節點逐級首尾相連形成1個閉合的數據傳輸環路，只需要1芯首尾互相連接光纖，在采用波分復用的情況下就可以搭建順時針和逆時針方向兩個完整的雙環自愈數據傳輸環路[2]，如圖2所示。

由于數據可以沿順時針、逆時針2個方式傳輸，采用環形組網的方式時，1個節點故障其后續節點數據還能正常逐級上傳。圖3給出了集中光纖鏈路故障、節點故障時數據傳輸鏈路圖。

如圖3所示，當水下節點3和水下節點4之間的光纖出現故障，如果采用的是單純的級聯組網方式，此時節點3之后的所有節點數據都無法正常傳輸，但是在環形組網方式下，由于具有順時針和逆時針2個環路，此時節點3之前（含節點3）的所有節點數據可以通過順時針（虛線）方向將數據上傳到岸上節點。其可靠性較單級聯方式有很大的高，但是在這種方式下，由于每次路徑不一致，從而導致每次數據傳輸的時延不一致，此時為了使各個數據通道的輸出時延保持一致，勢必需要在岸上數據處理中心增加時延調整模塊，實現對各通道數據時延的實時調整。

2時延調整實現方案

系統時延調整實現的功能框圖如圖4所示。

時延調整系統由時延測試脈沖發射模塊、時延測試脈沖轉發模塊、時延測試脈沖接收模塊、時延測量模塊、時延調整模塊及數據輸出模塊組成，各功能模塊功能描述如下。

●時延測試脈沖發送模塊：根據實際需要產生時延測試脈沖信號，經岸上與水下節點的信號傳輸通道傳輸到水下的N個節點，該信號也作為時延測量模塊進行時延測量的基準信號。

●時延測試脈沖轉發模塊：

該模位于各個水下節點，主要功能是完成岸上傳來的時延測試脈沖的轉發，經由與下發路徑相同的鏈路回傳給岸上信號處理單元。

●時延測試脈沖接收模塊：接收各個水下節點回傳的時延測試脈沖信號，輸出給時延測量模塊進行時延測量。

●時延測量模塊：以時延測試脈沖發送模塊產生的時延測試脈沖信號作為基準信號，測試時延脈沖接收模塊輸入的脈沖信號與該信號的時延差，作為時延測試脈沖信號過1個下發及上傳數據回路的傳輸時延。

●時延調整模塊：根據時延測量模式的各個水下節點的傳輸時延，對該時延數據進行分析處理、延時調整，將各個水下節點調整為同步輸出。

3節點時延分析及測量

3.1水下節點時延分析

水下各個節點線路傳輸遲延時間成如圖5所示，每個節點模擬信號線路傳輸遲延間包括由D/A轉換遲延、輸出接口電路遲ΔT1、光環網傳輸線路遲ΔT2、輸入接口路遲延、和A/D轉換遲延ΔT。系統中每個子站信號3的ΔT、ΔT均固定且相同，各子站的傳輸遲延差由ΔT132不同產生。只要測試出每個子站點的路由遲延ΔT2，即可計算出各子站點的傳輸遲延時間差，由傳輸遲延時間差計算出各子站點的傳輸延周期，并依據傳輸遲延周期對各子站點信號進行同步處理。

3.2基于偽隨機序列的環路傳輸遲延測試

水下各節點到岸上信號處理單元不同路由遲延測試實現原框圖如圖6所示。在岸上信號處元產生1個長周期偽隨機序列時延測試脈沖信號，在進行節點時延測試時，用該脈沖信號替代岸上信號處理單元的空閑數據進行輸至子站點在信號處理后經所選測試路由傳輸至子站點，子站點解出時延測試脈沖信號后回環，替代子站點的A/D數據進行數據打包，在信號處理后經過所選測試路由傳輸至岸上信號處理單元。在岸上信號處理單元恢復出回環的時延測試脈沖信號，并與岸上信號處理單元提供的時延測試脈沖信號基號進行比較，計算出子站點到岸上信號處理單元的傳輸遲延時間（回環遲延時間除2），保存測試結果。根據各自的路由遲延測試結果，各站點的信號傳輸給岸上信號處理單元。

在進行時延測試時，產生的時延測試脈沖信號采用偽隨機序列（即m序列[3]）。構成m序列產生器的本原多項式選擇對測量的距離有關鍵影響。如果路徑的遲延時間超過序列的1個循環周期時間，則可能出現測試結果小于實際遲延時間，得出錯誤結論。m序列的1個循環周期時間太長，則m序列產生器和數字相關器設計復雜。因此選擇合適的本原多項式是光傳輸路徑遲延測試成功的重要保證。

反饋位寄存器產生m序列的充要條件是反饋移位寄存器的特征多項式為本原多項式。其本原多項式為：

本原多項式f（x）構成m序列產生器的m序列周期為：T=（2n1）△?t，T為m序列周期，△t為m序列的1個脈沖寬度時間。

假設環網最長路由為20個節點，環網光傳輸路徑小于等于50km，則m序列從本端傳輸到遠端再回傳至本端最長傳輸遲延時間約為：

站點信號處理時間×20+光路傳輸遲延時間

每個子站點信號處理時間為5個A/D采樣周期（fs=2Mbit/s），即2.5μs。光纖傳輸遲延5ns/m。

環網最長路由遲延時間為：

△T=2.5×20+（5ns/m×50000m）/1000=300μs

m序列周期T應大于300μs。依據T>△T（T為序列周期，△T為環路延遲時間），T=（2n-1）△t（n為m序列長度，△t為m序列脈沖寬度），△t=0.1μ（s水聲信號采集頻率為2Mbit/s，隨機碼寬度為0.1μs，換算到頻域為10Mbit/s，遠大于信號采樣頻率，滿足使用要求），n取整，計算出n=12（T=409μs），即m序列的1個脈沖寬度為0.1μs，系統遲延測試精度為1個偽隨機碼脈沖寬度，測試環網傳輸遲延時，選用f（x）=x12+x6+x4+x+1本原多項式構成m序列產生器。

本原多項式選定后可利用FPGA豐富的可編程資源，依據反饋函數和連接形式構建12位移位寄存器加異或反饋網絡的m序列產生器其結構如圖7所示。

將水下節點回傳測試沖信號輸入到時延量模塊，對時延測量模塊內部與測試脈沖基準信號采用數字相關技術進行時延測量。

多位數字相關器[5]可以由一位相關器級聯構成。N位數字相關器的運算通?？梢苑纸鉃橐韵?個步驟：1對應位進行異或運算，得到N個1位相關運算結果;2統計N位相關運算結果中0或1的數目，得到N位數字中相同位和不同位的數目。

數字相關器[5]的設計一般考慮采用串行輸入檢測方式，即在N（N為m序列的長度）個時鐘周期內依次對兩路串行輸入信號A、B進行異或運算，并統計數據位相同個數。

采用系統時鐘對時延測試脈沖信號基準信號與回傳的信號進行數字相關運算，當不同時在同1個時鐘下對時延測試脈沖基準信號移位，移位后再次運算，直至兩個信號完全相關，此時的移位時延即為鏈路時延時間，計算方法如下：

△τ=ty×ny

△τ為鏈路時延時間，ty為移位時鐘，ny為移位次數。ty的選擇與系統的同步精度要求有關，一般選擇與m序列碼元寬度一致。

4時延調整

通過采用m序列及數字相關技術，得到每個水下節點的實時傳輸時延，需要統計分析所有節點的時延參數，綜合該參數從系統上考慮，調整時延使所有節信號同步輸出。時延調整在岸上中心理單元內部用FPGA完成。

時延調實的實現原理如圖8所示。

所有水下節點的時延參數td傳遞到岸上時延數據分析單元，在該單元內部通過分析處理計算出在當前路徑下所有水下節點數據上傳的最大時延tmax，選取這個節點的時延數據作為基準，計算出其他節點時延調整量τ，τ=tmax-td，并根據該參數輸出各個通道的數據緩存FIFO的讀使能。先將水下節點上傳的有數據先輸入到節點數據緩存，數據緩存采用FPGA內部的IP核，使用先進先出（FIFO）存儲模式實時寫入，按照各個通道的時延調整值進行控制，讀出由岸上時延數據分析單元。時延控制的精度與數據讀出的時鐘頻率有關。采用XilinxSpartan6FPGA時，其信號處理時鐘最高能到350Hz，此時1個時鐘周期的脈寬/調整周期可達3ns，大大高于水聲信號采樣周期2MHz，滿足系統的使用要求。

5結束語

在水下信息網絡中采用首尾相連的環形組網形式，大大提高了網絡的可靠性;通過采用FPGA生成m序列及數字相關技術實現了傳輸鏈路時延參數的精確測量;利用FPGA的高速信號處理能力及內部自帶FIFOIP，對各個水下節點信號時延進行精準調整，實現了系統中所有水下節點信號的同步輸出。通過實際應用驗證，上述技術水下信號的輸出時延一致性能達到1個時鐘周期以內，大大減小了后續信號處理的壓力，在水下信號的采集、監控、處理方面具有廣闊應用前景。

參考文獻：

[1]段文海，李震.雙環自愈型水下光纖通信傳輸系統[J].光纖通信技術，2013，37（2）：53-55.

[2]聶寶棟，黃敏，張勇.并聯型水下光纖網絡系統[J].光纖通信技術，2013，36（1）：19-21.

[3]徐德余，唐再良.近世代數[M].成都：四川大學出版社，2006.

[4]孫鵬，葉萌華，張輝.數字相關器的FPGA實現[J].北京電子科技學院學報，2008，16（2）：10-11.