基于GaN的高效率功率放大器設計

林建偉,黃繼偉

(福州大學 物理與信息工程學院,福建 福州 350108)

近年來,由于智能電話和平板設備的普及,移動通信業務迅速增長,它要求最大傳輸速度超過20 Gbps,2020年初的移動流量約是2010年的1000倍。為了應對網絡的爆炸性容量需求,作為新的移動網絡系統,第五代移動通信系統(5G)越來越受到青睞。5G通信劃分了多個工作頻段,其中的n78頻段是多個國家的5G部署頻段。3.45 GHz頻段為中國電信5G頻段的中心頻率。

5G通信的低延遲、高速率、大帶寬等特性給人們的社會帶來巨大變革的同時,也給射頻前端設計帶來了巨大的挑戰。為了實現這些特性,5G基站內功率放大器的使用量達到了4G基站的64倍或128倍。同時,頻譜的日益擁擠,使得現代無線通信信號具有非常高的峰均功率比(PARR)[1],這意味著功率放大器的平均功率與最大輸出功率相比有顯著的回退,將導致功率放大器的效率嚴重降低。功率放大器的效率低下,一方面會使系統的資本支出和運營成本增加,另一方面散熱也會成為系統的一大問題。因此,在5G時代,如何在高峰均功率比的信號下實現高效率將成為研究熱點。

為了提高平均輸出功率水平附近的效率,人們引入了幾種效率增強技術,如LINC,Doherty功率放大器技術等。與其他技術相比,采用負載阻抗調制技術的Doherty功率放大器,具有結構簡單且可以在大功率回退的范圍內使系統保持高效率,已被廣泛應用于移動通信基站中。但由于Doherty電路是一個兩路放大器,因此不易被集成。本文嘗試使用的新一代寬禁帶半導體材料GaN,可以使得Doherty電路的集成變為可能。

2013年,Andersson團隊通過適當的輸入信號調理,在1.1～3.7 GHz范圍內,PA平均漏極效率超過50%,最大輸出功率為44 dBm,6 dB回退功率附加效率(PAE)為45%[2];2017年,Komatsuzaki團隊提出了頻率相關補償電路(FDCC),結合數字預失真(DPD)技術實現輸入20 MHz LTE信號,在3.0～3.6 GHz被測DPA的漏極效率達到45.9%～50.2%,鄰道泄漏比(ACLR)為-50 dBc[3]。

本文為了解決高峰均功率比的信號帶來的功率放大器效率低下的問題,基于Cree公司商用的GaN HEMT功放管,設計了一款3.45 GHz的Doherty功率放大器。本文將從Doherty功放原理、Doherty電路設計、版圖設計與后仿真、結論等四個部分加以介紹。

1 Doherty功放原理及特性

Doherty電路是為了解決傳統功率放大器的功率附加效率(PAE)不高的問題,由貝爾實驗室的Doherty先生于1936年提出的新型結構[4],最初應用于電子管。圖1為Doherty電路框圖,輸入射頻信號經功分器分別輸入載波放大器與峰值放大器,信號經放大后,再合并輸出以實現負載驅動。Doherty電路主要依據有源負載調制理論[5],通過λ/4阻抗變換線讓放大器在不同的輸入功率條件下表現不同的負載阻抗,在功率放大器飽和輸出功率和6 dB回退點均表現出雙峰效率曲線。

圖1 Doherty電路整體框圖Fig.1 Doherty circuit overall block diagram

1.1 Doherty電路原理

所謂的有源負載調制可看作是一個系統的負載受其他有源器件控制,改變任何源的狀態則負載都將發生改變,如圖2所示是Doherty電路的等效原理圖,載波放大器與峰值放大器分別等效為Vcarrier和VPeak兩個電流源。

圖2 Doherty等效原理圖Fig.2 Doherty equivalent schematic

對于同一負載不同的電流源而言,其輸出阻抗是不同的,Vcarrier和VPeak對應的阻抗為:

對于理想Doherty電路,在6 dB回退范圍內,載波放大器已達到飽和,此時其電壓保持不變,即VC與ξ無關,因此可得:

故可得載波放大器輸出阻抗ZC為:

在峰值放大器未導通之前,其阻抗為∞,導通后,其阻抗為:

因此可得兩路放大器的輸出阻抗為:

圖3為載波放大器與峰值放大器的阻抗與輸出功率關系曲線圖,在低功率區,載波放大器輸出阻抗為100Ω,放大器峰值阻抗為100Ω;隨著輸出功率的增大兩路放大器的阻抗均開始減小,至放大器飽和,此時載波放大器與峰值放大器輸出阻抗均為50Ω。

圖3 理想Doherty電路阻抗變換Fig.3 Ideal Doherty circuit impedance

1.2 Doherty效率

當系統輸入功率較小時,此時峰值放大器處于截止狀態,此時系統效率為:

選擇“1.1”節中的3個大豆材料，以地表撒播和常規方式分別于2017年4月27日、5月18日、6月10日和7月10日進行播種，共播種4次，每個處理重復4次。每個小區的長、寬均為2 m，面積為4 m2，播種數量為300粒，小區間設置0.5 m的隔離帶。播種后不進行任何管理。

當達到峰值開啟功率后,電源直流功率Pdc為[6]:

此時系統輸出功率為:

因此,可得到此時效率為:

理想Doherty電路,在6 dB的回退范圍內,相對于傳統功率放大器效率有著巨大的提升,也正是基于此,在移動通信基站領域,Doherty電路得到了廣泛應用。圖4為理想Doherty電路與B類放大器的效率對比。

2 整體電路設計

本文采用平行式Doherty結構,載波放大器偏置于深AB類,峰值放大器偏置于C類。整體電路如圖5所示。晶體管M1與晶體管M2為Cree公司的GaN HEMT,該器件屬于新一代寬禁帶半導體材料,具有低輸出電容、高輸出阻抗以及高擊穿電壓的特性,可以在寬帶頻率范圍內實現高效率和高性能,并且有助于實現低成本和小尺寸系統[7]。

圖4 理想Doherty效率曲線Fig.4 Ideal Doherty efficiency curve

2.1 功率放大器穩定性設計

穩定性仿真的目的是使電路在全頻帶內都能穩定,防止因某個頻點振蕩,導致功放發生自激現象,使得電路無法正常工作。實際中功放管并非理想的開關,在輸出與輸入之間存在著CDS等寄生電容參數,當匹配不理想時,將會產生較大的駐波比,使得電路發生振蕩,因此必須保證電路在全頻段內都需要保持絕對穩定。

傳統增加穩定性的方法通過功放管的柵極串聯鎮流電阻與旁路電容的并聯穩定網絡,但這會使得增益降低。本文通過在旁路電容兩端加入小截微帶線,利用諧振提高功放增益,圖6為本文所設計的穩定電路,1端口與信號輸入相連,2端口與放大器輸入相連。

圖5 Doherty整體電路Fig.5 Doherty overall circuit

圖6 穩定電路Fig.6 Stabilizing circuit

2.2 Offsetline設計

Doherty電路最初是運用于電子管,與晶體管相比,電子管的開關特性更為理想。對于晶體管而言,由于CDS等寄生參數存在,即使功放管偏置在截止區,功放管仍會微弱導通,這使得Doherty電路性能惡化。因此本文在峰值放大器輸出串接一段50Ω微帶線,其電長度θPeak為[8]:

加入微帶線的目的,是使峰值放大器的輸出阻抗繞SMITH圓圖旋轉[9],使其輸出阻抗接近于開路。同時為了維持相位平衡,在載波放大器之后也串聯一段相同電長度的微帶線。

圖7為加入Offsetline前后放大器阻抗的變化,在加入Offsetline前,峰值放大器的輸出阻抗僅有30Ω,與理想值差距較大,因此嚴重影響了整體的性能。加入Offsetline之后,峰值放大器的輸出阻抗得到了極大提高,其圖像與圖3的理想Doherty圖像一致。因此,對于晶體管而言,加入Offsetline電路可以極大地提高Doherty電路的性能。

圖7 添加Offsetline前后阻抗對比Fig.7 Comparison of impedance before and after adding Offsetline

2.3 功分器設計

功分器的作用是將輸入功率分成多路輸出的器件,并保證各個端口之間有良好的隔離度。在Doherty電路中,由于載波放大器之后串接了λ/4阻抗變換線,因此在載波放大器與峰值放大器之間存在著90°的相位差,為了抵消此相位差,一般在峰值放大器柵極之前也串接λ/4阻抗變換線。本文為了減少λ/4阻抗變換線的使用,功分器使用90°分支線耦合電橋。

圖8為分支線耦合電橋的S參數仿真結果,功分器輸入回波損耗在3.45 GHz頻點約為-40 dB,隔離度為-44 dB,插入損耗為-3.1 dB。在3.45 GHz頻點有較好的性能。

圖8 功分器S參數仿真Fig.8 S-parameter simulation of power splitter

3 版圖設計與仿真

本次版圖設計與仿真均采用ADS軟件,最后版圖整體布局如圖9所示。功放管為Cree公司的GaN HEMT,載波放大器與峰值放大器的偏壓分別為-2.9 V和-6.1 V,放大器的漏極電壓均為28 V。

圖9 layout整體布局Fig.9 Overall layout

電路在ADS Momentum下進行建模后,進行版圖-原理圖聯合仿真。圖10,11為單音仿真結果,在3.45 GHz頻點的連續波的單音仿真測試下,可以看到仿真效率曲線出現了兩次波峰。小信號增益為13.801 dB,飽和功率點效率為71.371%,回退點效率為63.037%,回退值為6.2 dB,飽和輸出功率為44.412 dBm,3 dB壓縮點輸出功率為43.297 dBm。圖12為雙音仿真結果。在頻率間隔5 MHz的雙音仿真測試下,在回退點處IMD3為-21.248 dBc,IMD5為-28.080 dBc。

圖10 增益與功率附加效率隨功率變化曲線Fig.10 Gain and power added efficiency vs.power curve

圖11 輸出功率隨功率變化曲線Fig.11 Output power vs.power curve

圖12 IMD3與IMD5Fig.12 IMD3 and IMD5

利用峰均功率比為10 dB、5 MHz的單載波的FDD信號在3.45 GHz頻點進行線性測試,測得在34 dBm的平均輸出功率下,ACLR(±5 MHz)為-32.652 dBc,ACLR(±10MHz)為 -46.409 dBc,EVM為7.284%,圖13,14為仿真曲線。

圖13 誤差向量幅度(EVM)Fig.13 Error vector magnitude(EVM)

圖14 鄰道泄漏比(ACLR)Fig.14 Adjacent channel leakage ratio(ACLR)

表1將本文的工作與其他已發表的使用同一型號功放管的Doherty功放進行了對比。可以看出,本文所設計的Doherty功放具有高輸出功率、高回退效率和高增益。

表1 本文功放與其他已發表Doherty功放的對比Tab.1 Comparison of this amplifier with other published Doherty amplifiers

4 結論

本文介紹了Doherty電路的基本原理,重點分析了Doherty電路在不同輸入功率下的輸出阻抗與效率。為了減小電路面積,本文使用分支線耦合電橋代替了Wilkinson功分器,為了使電路穩定且不影響電路增益,提出了一種新的穩定性電路,為了提高電路的性能,引入了Offsetline補償線,使輸出阻抗變化曲線與理想曲線一致。本文通過對多項指標進行折中,最終完成的電路具有高輸出功率、高回退效率和高增益,可以很好地應對當今高峰均功率比的移動通信應用。