基于CPCI總線的航天器通信信號設備故障檢測系統設計

張賀鑫，雷文禮，王雨婷

(延安大學 物理與電子信息學院，陜西 延安 716000)

0 引言

航天器通常處于高溫高壓的惡劣環境中，當設備在飛行過程中發生故障時，會導致衛星的輪控姿態會發生偏差，甚至轉速失控。因此，如何有效地探測航天器的失效狀態，已成為當前研究的熱點之一[1]。當前基于時域反射法設計的系統檢測和分析導體絕緣故障，但本系統采用的測量信號為窄電壓脈沖，易受原功率信號的影響，且僅適用于電纜故障離線檢測；基于頻域反射法設計的系統，通過被測電纜接收掃頻信號，利用傅立葉變換，測量反射信號峰值頻率，完成故障點的距離轉換。該系統能夠檢測和定位航空器電纜故障，但因為算法復雜度較低，無法進行實時檢測，只能離線運行；基于非線性時間序列定位算法設計的系統，可以實現故障特征提取，從而實現光纖網絡故障的快速定位，已取得了一些研究成果，但是算法定位精度不高，實時性差。

針對上述問題，設計了基于CPCI總線的航天器通信信號設備故障檢測系統。CPCI總線在操作系統、驅動程序和應用程序中，數據傳輸速度更快，具有高度開放性、高可靠性和熱插拔能力。除了在通信和網絡中有廣泛地應用之外，它也可用于實時系統控制，工業自動化，實時數據采集，軍事系統等方面，以 CPCI總線結構為基礎的設備，已經廣泛應用于航空航天領域的地面設備開發。

1 系統總體框架設計

基于CPCI總線的航天器通信信號設備故障檢測系統總體框架主要采用標準CPCI箱體，中央處理機(CPU)采用普通板，其余功能模塊采用已投入生產的CPCI板[2]。系統以CPU板為控制板，主要負責各種功能板的軟件計算與硬件調度，系統總體框架如圖1所示。

圖1 系統總體框架圖

連接被測板和子適配器，連接子適配器和主適配器。主適配器主要控制PXI中的卡資源，并連接通用的PC終端。系統總體框架主要控制PXI中各板產生的響應激勵信號以及從測量板獲得的響應信號[3]。通過主適配器以及子適配器，將激勵信號添加到被測電路板上，并在電路板上添加標識信號，實現系統故障的定位和識別。

2 系統硬件結構設計

基于CPCI總線的航天器通信信號設備故障檢測系統硬件主要采用CPCI故障模擬模塊，通過RS232串行線控制注入機，利用故障注入器執行故障注入CPCI總線，使用時鐘分配芯片傳輸時鐘信號，通過CPCI檢測板卡模塊，配合FPGA實現接口控制。

2.1 CPCI故障模擬模塊

CPCI故障模擬模塊通過RS232串行線對注入機的操作進行控制。注入器嵌入在目標設備與 CPCI底板之間，通過注入器可以對數據修改，從而實現故障注入[4]。CPCI故障模擬模塊結構如圖2所示。

圖2 CPCI故障模擬模塊結構圖

故障注入器負責故障注入的執行，接收控制系統的參數和指令，根據用戶設定的參數將故障注入 CPCI總線，并將注入結果和總線狀態等相關信息反饋給控制軟件，供進一步分析處理。FPGA邏輯是故障注入器硬件的重要組成部分，包括CPCI-to-CPCI橋IP核和故障注入邏輯[5]。橋接 IP核擴展了目標系統原有的 PCI總線；擴展總線通常被稱為次總線，而擴展總線被稱為主總線。CPCI-to-CPCI橋 IP核在主總線上只相當于一臺 PCI設備，而在此總線上可以支持更多設備[6]。

2.2 故障注入器

因為CPCI故障注入程序包含一個CPCI-CPCI橋接邏輯，所以注入程序本身在總線主端作為CPCI設備運行。總線主側注入器設計必須符合 CPCI設備設計規范；CPCI-CPCI橋接 IP核提供地址、數據、控制信號、獨立時鐘、中斷機制和總線仲裁機制，用于總線上的其它設備。二次注入器的總線設計必須符合 CPCI底板，為保證注射頭與靶板的正常工作，需根據有關規范進行硬件設計[7]。故障注入器結構主要包括 FPGA、CPCI插座、電源電路、通訊接口電路、時鐘電路和配置電路[8]。在FPGA工作時，FPGA包含CPCI-to-CPCI橋接IP核和故障注入邏輯，但是FPGA基于 SRAM技術，斷電后通常會丟失內部邏輯。當FPGA加電時，為了保存FPGA配置信息和自動配置FPGA，就需要一個獨立的外部配置電路，這種組態電路通常使用 EEPROM作為組態芯片。

2.3 時鐘電路模塊

CPCI-to-CPCI橋接IP用于輸入端P_CLK和S_CLK分別為主端和副端的兩個同步時鐘域，時鐘信號需要同步，并且S_CLK的相位和頻率不得超過P_CLK。連接后，主機側時鐘信號的長度應為63.5 mm(±2.54 mm)，其他信號的長度應小于或等于63.5 mm。在第二端的每個擴展插槽都需要一個獨立的時鐘信號，該信號由CPCI到CPCI橋接器通過時鐘分配芯片傳輸[9]。為減少時鐘信號支路的反射效應，時鐘分配芯片必須將時鐘信號串入擴展槽中，再加上終端電阻。與此同時，為了保證時鐘信號的同步，時鐘分布芯片與 FPGA的S_CLK輸入口必須具有相同長度的時鐘跟蹤每個擴展槽，每個擴展槽的長度為135～185 mm。二次側噴嘴設計有三個擴張槽，但由于空間限制，只能實現其中一個擴張槽。時鐘分配電路模塊結構如圖3所示。

圖3 時鐘分配電路模塊結構圖

2.4 CPCI檢測板卡模塊

使用CPCI接口芯片，配合 FPGA實現接口控制。FPGA+ CPCI接口芯片結構如圖4所示。

圖4 FPGA+ CPCI接口芯片結構圖

因為CPCI總線是基于CPCI總線協議開發的，所以它承接了CPCI總線上的所有信號，并且在通信過程中維護CPCI總線的所有電氣特性。CPCI接口芯片CPCI9054在 CPCI總線上完成 CPCI總線的部分功能，并可與各模塊 I/O端口及存儲器通信[10]。FPGA負責PCI9054與本機端口的通訊，實現CPCI本機定時控制。在CPCI總線上控制和管理觸發信號、參考時鐘和其它擴展信號，以及執行其它定時操作和控制。

3 系統軟件部分設計

對于軟件部分設計，當發現故障時，如果運行時間仍然不能滿足系統運行要求，用戶可根據可靠性來判斷。若工作時間影響系統的工作要求，系統會自動復位并重新初始化設備。系統故障處理邏輯流程如圖5所示。

圖5 系統故障處理邏輯流程圖

在任務開始運行時，兩個任務之間的時間間隔被設定為固定位置。按照設計任務運行周期為32 ms，時鐘準確度為微秒，因此，運行周期的時間誤差在100 μs范圍內。錯誤大于100 μs小于1 ms，報警次數增加；錯誤大于1 ms，軟件重新進行初始化，完成對看門狗和任務的刪除和重構。在任務級故障檢測方面，利用任務間的相互依賴關系實現任務間的相互檢測；在系統的整體運行中，許多任務相互依賴，需要使用消息來交換信息。所以當任務 A運行時，任務 B是否發送了任務 A需要的消息，任務級故障處理流程如圖6所示。

圖6 任務級故障處理流程圖

任務 A啟動后，首先從任務 B獲取消息。如已成功獲得任務 B的消息，則表明任務 B工作正常，程序運行正常。若某個獲取失敗，則程序繼續運行，等待下一個獲取，然后再次讀取消息。若此時能成功取得訊息，警報會增加一次，繼續正常運作。若仍未成功，則初始化任務 B，并確保它在運行前對所有相關變量進行初始化。終端網工作站定期向總線控制器和系統芯片發送多路通信網的相關信息，主要通過CPCI總線控制芯片和傳輸通信信號分析處理系統芯片，并向終端網節點返回無疵點檢測結果。

在正常工作時間內，如果終端系統接收不到上位機的確認幀反饋，則可以確定故障區域。在多個通信網絡中檢測故障信號的關鍵是準確識別故障信號中包含的異常信息。該系統的軟件算法部分在信息提取和噪聲過濾鏈路中，使用二次相關算法，可在信噪比較低的情況下使用該算法。該方法可以準確估計多個網絡的延遲，并提取故障信號中包含的異常信息。分別以和對信號采集模塊采集的收發信號，設計了以下信號模型：

(1)

式(1)中,s(t)表示原始航天器通信信號；i表示信號采集次數；τi表示通信信號系數；n(t)表示故障檢測系統受到的噪聲影響函數。發射信號與接收信號兩者之間關系如下所示：

Rxy(U)=E[x(t)y(t+U)]

(2)

充分考慮故障檢測系統受到的噪聲影響因素，將發射信號與接收信號兩者之間關系改寫為：

(3)

識別多通道通信網中所述發送信號和所述接收信號之間的關系，二次相關算法可以在低信噪比的情況下，提高網絡時延估計的準確性，并且能夠準確地提取多通道通信故障信號中包含的詳細信息，以定位和識別故障節點或連接，及時處理多通道網絡通訊故障，實現基于CPCI總線的航天器通信信號設備故障檢測系統設計。

4 系統調試

針對基于CPCI總線架構的航天器通信信號設備故障檢測系統設計合理性，進行系統調試分析。

4.1 CPCI串口卡故障注入實驗環境

CPCI服務器通常用于工業控制領域的數據采集和生產設備狀態監測。帶有 CPCI接口的串口卡是一種比較常用的外設，在 CPCI試驗中，選擇研華micc-3392作為 CPCI試驗機，用普通 PC作為控制機，進行 CPCI故障注入試驗。執行故障注入控制軟件，通過RS232串行線連接故障注入器。CPCI串口卡故障注入實驗環境如表1所示。

表1 CPCI串口卡故障注入實驗環境

通過 CPCI串行卡故障注入實驗，MIC-3621串行卡插入噴射器，MIC-3392試驗機外圍插槽插入噴射器。RS232串口與MIC-3621串口卡通過串口直接相連，串口調試助手軟件分別運行于測試機和控制機上。

4.2 實驗結果與分析

采集航天器通信信號，分別分析正常情況下和故障情況下信號曲線變化幅度，如圖7所示。

圖7 正常情況下和故障情況下信號曲線變化幅度

由圖7可知，正常情況下信號曲線變化幅度具有一定規律性，在3.5 s采集時間內，信號最大為28 dB，最小為3.8 dB；而在故障情況下信號曲線變化幅度不具有規律性，在3.5 s采集時間內，信號最大為28 dB，最小為1 dB。

基于此，分別基于時域反射法設計的系統、基于頻域反射法設計的系統、基于非線性時間序列定位算法設計的系統和基于CPCI的總線架構設計的系統對這兩種情況下的信號曲線變化幅度展開分析，結果如圖8、9所示。

圖8 不同系統正常情況下信號曲線變化幅度

圖9 不同系統故障情況下信號曲線變化幅度

由圖8可知，基于時域反射法設計的系統與實際信號采集周期不一致，但變化幅度一致，信號最大為26 dB，最小為9 dB；基于頻域反射法設計的系統與實際信號采集周期一致，信號最大為27 dB，最小為7 dB；基于非線性時間序列定位算法設計的系統與實際信號采集周期一致，信號最大為24 dB，最小為12 dB；使用基于CPCI總線架構設計的系統與實際變化幅度一致，信號最大為28 dB，最小為3.8 dB。

由圖9可知，基于時域反射法設計的系統整體變化幅度呈下降趨勢，整體變化幅度不大，但整體與實際情況相差較大，信號最大為23 dB，最小為8 dB；基于頻域反射法設計的系統變化幅度上下波動形式較大，信號最大為35 dB，最小為13 dB；基于非線性時間序列定位算法設計的系統比上述這兩種系統更貼近實際曲線變化幅度，但也與實際情況存在一定偏差，信號最大為28 dB，最小為9 dB；使用基于CPCI總線架構設計的系統與實際變化幅度一致，信號最大為28 dB，最小為1 dB。

不同系統的通信設備故障信號檢測時間如圖10所示。

圖10 不同系統通信設備故障信號檢測時間

由圖10可知，基于時域反射法設計的系統的通信設備故障信號平均檢測時間為2.7 s，基于頻域反射法設計的系統的通信設備故障信號平均檢測時間為3.1 s，基于非線性時間序列定位算法設計的系統的通信設備故障信號平均檢測時間為3.5 s，而基于CPCI的總線架構設計的系統的通信設備故障信號平均檢測時間僅為1.8 s，由此可知，基于CPCI總線架構設計的系統的通信設備故障信號檢測時間較短，

通過上述內容可知，使用基于CPCI總線架構設計的系統能夠精準檢測到通信設備故障信號，有效縮短通信設備故障信號檢測時間。

5 結束語

為提高當前航天器通信信號設備故障檢測系統通信設備故障信號檢測精準度，降低故障檢測時間，設計基于CPCI總線的航天器通信信號設備故障檢測系統。通過CPCI故障模擬模塊控制注入機，采用故障注入器執行故障注入CPCI總線，使用時鐘分配芯片傳輸時鐘信號，運用CPCI檢測板卡模塊，配合FPGA實現接口控制，完成系統硬件結構設計，通過終端網工作站發送多路通信網相關信息，返回無疵點檢測結果，采用二次相關算法，提取多通道通信故障信號詳細信息，實現系統軟件部分設計。實驗研究表明，基于CPCI總線的航天器通信信號設備故障檢測系統通信設備故障信號檢測精準度較高，能夠有效縮短通信設備故障信號檢測時間。