多路數據采集系統的FPGA方案實現

長江大學電子信息學院 范宋杰

數據采集常見于方方面面，為獲取更精確更及時的數據，選用一款高精度24位的具有多路輸入的采集芯片并采用FPGA芯片對采集進行控制和提取采集數據，然后將數據通過串口模塊上傳至上位機，通過曲線或表格實時顯示出來。該采集系統結構簡單、體積小、精度高、實時性好、可擴展性好，能與各種高速低速外設進行連接，對有各種電壓采集需求的方案設計有積極的參考意義。

1 背景

在民用、工業、軍事乃至航空航天等各種領域中，需要對各種環境和設備的溫度等參數進行實時監測，這些參數一般都是通過如熱電偶和熱電阻等溫度傳感器傳將物理量轉換成電壓表現出來。在技術愈加發達的今天，數據的精確性和實時性要求越來越高，成為各種溫度控制場所正常工作的必然要求，也可以實現節能減排的效果。考慮到成本因素，多數采集系統的采集芯片的位數不夠，得到的數據與實際誤差較大，對精細化采集達不到要求，因此本文選擇了一款24位的AD，并且單片機因其價格低，使用簡單，被常用于各種溫度控制中心和數據處理中心，但是單片機速度不夠快，精度差，時序不精準，易受干擾，甚至可用I/O口不多，可維護性差，對于以后的系統升級改造造成不便，而FPGA特別適合高速高精度數據采集的控制，且快速穩定，為此本文采用了Intel公司的Altera FPGA芯片作為采集控制中心和數據處理中心，來實現高精度采集的控制，并將采集結果上傳至上位機。根據上述，進行了方案設計和理論分析。

圖1 高精度實時采集系統框圖

2 總體采集方案設計

根據采集需求，設計了電壓采集系統總體框圖，如圖1所示，FPGA外接一個存儲器以便程序存儲。FPGA對AD的進行復位和寫寄存器操作以配置各種采集參數，并控制AD采集的開始和停止，在收到采集數據后，通過串口模塊上傳給上位機進行解析并顯示出來。同時電源模塊為各部分進行供電。

3 模塊設計

3.1 采集芯片的選型及介紹

本模塊采用TI公司的ads1256芯片進行采集，其內部結構示意圖如圖2所示。該AD是一款24位低噪聲模數轉換芯片，動態范圍為144dB，若將2.5V作為AD的參考電壓，則最小可識別電壓0.3uV。AD芯片的外圍電路也比較簡單，需要一個3.3V的工作電壓及一個7.68MHZ的無源晶振，通過四線制SPI總線與處理器進行通信，分別為SCLK、CS、DIN、DOUT。要注意的是數字地、模擬地、電源地的接法，相互獨立連接，最后通過磁珠或電感連接在一起。AD所有寄存器可編程，針對采集常用的寄存器有狀態寄存器、多路復用寄存器(確定正負兩個輸入端以便差分采集，若另一端接地則為單端采集)、AD控制寄存器（可產生恒流源及可控增益設置）、A/D數據速率寄存器（采樣率可通過編程設置為2.5～30k SPS）等。

圖2 AD內部結構圖

3.2 采集系統的構成及實現

采集系統包括數據采集控制器、通信模塊和上位機設計共3個部分。其中采集控制器實現采集邏輯，串口模塊實現通信，它們均由FPGA實現。

FPGA采用Altera公司的4代EP4CE6E22C8N，FPGA(Field Programmable Gate Array)，現場可編程門陣列，其本質是一種硬件電路，由于通電瞬間所有電路的同時運行的，因此FPGA有著獨特的并行特性，可以同時處理多任務且互不干擾，一般配置高達50MHZ的晶振，內部集成PLL鎖相環，從而FPGA的時鐘頻率高達幾百兆，運行速度非常快，通用IO口很多，在對音頻處理、圖像處理等大容量數字信號處理時優勢更加明顯。FPGA芯片的廠商很多，如Altera(Intel)、ACTEL，xilinx，Lattice等，隨著工藝進步和量產規模的擴大，芯片價格也比較親民，其中Altera系列芯片比較常見。

FPGA最小系統由晶振、復位、電源、電感、標準10引腳JTAG調試及程序下載接口等部分組成，外圍電路的搭建比較簡單。Altera芯片一般基于SRAM運行，掉電程序消失，為使下次仍能運行，可外界接一個存儲芯片進行存儲，待上電時需要耗費一定時間進行配置。

①AD采集控制器：將AD的SPI接口和FPGA通用IO口相連。根據手冊，控制器需要對AD進行復位、配置上述3.1節中各種寄存器、開始轉換、讀取數據并組幀處理。采用多路復用技術，僅僅修改多路復用寄存器的參數就能實現對不同通道的電壓采集。

所有寄存器的配置參數均通過DIN引腳寫入AD，寫命令為{0101+4bit-寄存器地址addr+0000+4bit被寫字節數+1字節具體參數}共24位。由于僅有一個采集模塊，CS信號可一直拉低，一個SCLK長度為520.8ns。此外當FPGA控制器檢測到DRDY為低電平時就開始接收OUT引腳輸出的24位二進制數，并采用二進制補碼形式對24位二進制數進行讀取，解析時根據AD編碼格式將其恢復成原始模擬值。

②串口模塊：采用UART，僅有RX、TX兩根線，無時鐘信號線，因此屬于異步通信。定義1位起始位0，8位數據位，1位停止位高，波特率為115200bps，由于串口模塊比較簡單，無需采用狀態機來實現，計時器用得比較頻繁。因為采集一次有24位數據，如果分通道號，則再加8位的通道標志位，因此串口模塊需要將32位二進制數據分為4幀8位二進制數依次發送出去。

同時由于FPGA電平與電腦USB接口電平不同，需要USB轉TTL模塊，將兩者進行電平轉換才能進行通信。

③上位機設計：用戶圖形界面開發有多種開發語言及工具。曾經很火的有MFC，微軟公司幾乎停止對其維護，其代碼生澀難懂，編程復雜，尤其是開發的界面不夠美觀，顯得生硬，而QT是奇趣公司開發的一種跨平臺C++圖形用戶界面的開發框架（最終被Digia收購），QT開發的界面美觀，代碼易懂，網絡教程較多，最重要的是QT的各種打包的庫可直接使用，避免了開發人員從底層進行復雜的編程，深受GUI開發者的喜愛，被廣泛應用各種游戲平臺和各種管理客戶端的開發。

圖3 上位機軟件截圖

微軟的visual studio是一款十分優秀的集成開發環境（IDE），具有強大的代碼智能提示、糾錯、關鍵詞高亮、快速定位的功能，對錯誤提示比較友好，VS的配套插件及其豐富，相對而言，QT自帶的IDE-Qt Creator的使用體驗不如VS，編譯不夠穩定健壯。因此本文采取VS+QT的方式進行串口上位機的開發。在VS的擴展更新中搜索安裝QT VS Tools插件，并添加QT安裝路徑下的MSVC2017就能在VS中新建QT工程，在ui文件中添加控件并進行布局，通過編程實現相應控件的功能，進行用戶界面的開發。

由于QT自帶serialport庫，直接在工程文件中添加調用，通過提供的函數設定串口通信格式，此外第三方QCustomplot庫是一種精美的靜態和動態繪圖庫，基于以上兩種庫，可以實現串口收發實時繪圖。坐標軸可移動和縮放。上位機軟件如圖3所示。

結束語：本文通過對一個高精度高實時性的多路電壓采集系統的方案進行設計，并分析了每一個模塊的組成及具體功能作用，采用一款24位高精度模數轉換器和一款性能較高的FPGA芯片作為AD采集控制器，可以實現單路采集、多通道采集或4通道的差分采集，只需在多路復用寄存器更改參數即可，同時對采集數據可以進行各種處理，充分說明了可編程的便利性，也延長了器件和系統的使用周期，該采集系統測量精度高、結構簡單、體積小、集成度高，可擴展性強、適用范圍廣，具有較廣泛的應用前景。