多通道采集系統接地方式研究

梁晨，于駿申，黃松威

（上海船舶電子設備研究所，上海 201108）

關鍵字：ADC；模擬地；數字地；星型接地

0 引言

隨著高速數字信號處理的發展，對采集系統的輸入端處理寬動態范圍、高速實時轉換的需求日益迫切[1-2]，在高速時鐘、控制信號等惡劣的數字環境下[3-4]，特別是針對多通道接收系統同步工作時，如何保持ADC接收系統設計本身的性能指標，成為采集電路設計的關鍵[5-6]，其中在高速大電流數字回路的接地方式選擇中尤其重要[7-8]。

1 采集系統接地層

連續低阻抗大面積接地層對ADC模擬和數字電流環路十分重要。無論是模擬接地層還是數字接地層，作為高頻數字邏輯信號產生的高頻電流的低阻抗返回路徑，在電噪聲分析及消除處理中直接影響著ADC性能指標[3]。由于電路中工作電流總是流向低阻抗路徑，在電路電流環路設計中需將串聯電感與電阻降至最低。參考附圖1中模擬電路與數字電路的返回路徑，由于數字電流回路設計不合理而對模擬電路產生了誤差電壓及噪聲擺動。

圖1 模擬、數字電流返回路徑結構圖

在理想情況下，ADC采集系統應具有一整塊或一整層接地空間，用于給信號電流提供理想的環路流通路徑，但實際情況往往不盡如人意，電路功能區間的劃分，供電系統的復用，電路板外形設計的限制等，往往會造成接地層阻抗不連續，相鄰大面積接地之間出現薄弱部分，電流返回路徑出現分割等現象，嚴重影響信號完整性。

2 模擬和數字接地層設計

在多路采集系統中，需使用大量并行工作的ADC混合電路，因此針對模擬電路環路與數字電路環路最好使用分離的接地層，將兩者間的交流容性耦合降至最低。在多板卡設計中，利用接收電路母板，將分離模擬接地層與數字接地層物理分開，相互分離直至系統供電電源的星型接地點處。

2.1 模擬接地層

隨著ADC技術的發展，目前低數字電流的ADC及DAC可視為模擬元件進行設計分析，在模擬電路部分，電路輸入端連接的運算放大器和基準電壓源需要去耦連接至模擬接地層，從而降低ADC輸入端與基準參考值的噪聲耦合。參考附圖2，雖然ADC芯片內部分為模擬電路與數字電路兩部分，分別對應模擬接地（AGND）與數字接地（DGND），但其內部因工作電路參考點唯一性要求，實際上模擬與數字電路是必須相連通的，即AGND與DGND通過大面積鋪地直連的方式連接在一起，統一接至AGND。作為ADC模擬電路的供電電源，同樣也是噪聲的輸入源，對于低功耗和便攜式設計的需求，使得在電源設計上會優先選擇開關電源而不是傳統LDO，所以在模擬電路電源設計上需要提高其電源抑制比（PSRR-ac），在接地和布局上需保證電源回路接地層完整且連續，電源輸出端和ADC供電端需增加去耦電容連接至模擬地。

圖2 多路ADC 采集模塊處理流程

2.2 數字接地層

在ADC芯片內部數字電路的設計上，需要減少高速數字電流對系統的噪聲影響，低電壓供電、差分輸入、輸出信號，緩沖寄存器隔離總線噪聲，數字供電磁珠隔離、去耦接地等操作，可進一步降低ADC高速數字電路工作時，對模擬端引入高頻噪聲影響。參照附圖2，數字端電流噪聲回路通過數字電源端與數字接地端去耦電容形成最短環路，降低系統高頻電噪聲影響。數字供電端通過磁珠與模擬供電隔離，但來源于模擬供電，同樣也需要回流至模擬接地端，故數字接地端與模擬接地端需采用最短路徑連接方式，降低回流電流及其波動對模擬電路的影響。在ADC數字電路與模擬電路部分，本質上講供電均為模擬電源供電，接地層均為模擬接地層。

2.3 模擬和數字接地層分離

在實際的工程應用中單路的采集電路設計與多路的采集電路設計往往會有較大的區別，尤其是在接地設計上會出現較大分歧，單通道的ADC電路可簡單地劃分出數字地與模擬地，通過簡單的單點接地方式，從而達到將數字信號與模擬信號隔離的效果，具體如附圖3所示。但在多通道采集電路中，這種方法難以適應。這時需要針對模擬與數字電路使用分離的接地層，在物理上分離較敏感的模擬電路與產生噪聲較多的數字電路，通過避免重疊將二者之間的高頻交流串擾與容性耦合降至最低。相互分離的數字接地層與模擬接地層通過母板構成相應的接地網絡，擴展延伸至多板卡、多系統網絡，最終通過位于供電電源的接地點處相連，多條接地鏈路需滿足大面積且連續的低阻抗特性。

圖3 模擬與數字接地層分離方式

2.4 模擬和數字接地層連接

通常情況下，采用數字地與模擬地相互分離的方式，將ADC中AGND與DGND連接起來，且連接點為模擬接地層與數字接地層的交點，高噪聲數字電流通過數字電源流入數字接地層， 返回數字電源形成環路，與電路板模擬部分隔離。但在多板卡復雜混合電路中，很難通過采用器件手冊的典型連接布局方式解決問題，對于低數字電流的混合器件，由于數字瞬態電流流入去耦電容與DGND間的環路，而未流經模擬接地層，模擬與數字接地層之間的噪聲雖然會降低數字接口上的噪聲裕量，但使用低阻抗數字接地層且保持在較低水平下，返回至系統電源接地點后，不會對系統性能造成不利影響。

3 接地與去耦設計

在多板卡采集系統中，通常采用專用的PCB母板作為采集板卡之間互相連通的有效途徑，母板多引腳（一般不少于35%）專用接地且PCB大面積接地敷銅，形成低阻抗接地層。一般采集系統的接地方案主要有“多點”接地方式與“星型”接地方式兩種。

3.1 “多點”接地設計

參考附圖4，在“多點”接地的采集系統中各采集板卡與母板，可通過多點連接至機殼接地，系統中各個接地環路，通過機殼擴散至各自的最低阻抗返回路徑。此方法常見于全數字系統，對于低數字電路的接地電流，在相對較低且可順利擴散至大面積接地外殼時，通過設備外殼構造接地等電勢層，將因數字電流在回流路徑上產生的干擾信號降至最低，模擬電路也通過外殼接地層回流至模擬電源接地點。在構造可多處接地的機殼、背板等金屬板殼時，需保證接觸點具有良好的電氣接觸，可通過自攻螺絲壓接金屬板、咬合墊圈等措施保證接觸性能良好。

圖4 “多點”接地方式結構圖

3.2 “星型”接地設計

參考附圖5，“星型”接地的采集系統通常用于在單板就需將模擬與數字系統相互分離的高速混合電路。在大量高速數字信號的混合電路中，敏感的模擬電路系統必須從物理上與高頻噪聲干擾信號相隔離，避免接地路徑重合而產生容性耦合，模擬接地層與數字接地層相互獨立至連接器、母板、背板，最終在系統電源接地處完成系統接地點連接，模擬、數字接地層在PCB中應保證大面積敷銅，與電源的連接方式應保證具有足夠多的低阻抗線段進行緊密連接，如寬體銅質編織帶，從而獲得最小的感抗與阻值。

圖5 “星型”接地方式結構圖

在每塊采集電路板單元中，通過背靠背肖特基二極管保證模擬接地層與數字接地層不會產生較高壓差，避免擊穿敏感器件，同時低電容與低壓降可防止模擬與數字接地層產生交流耦合。在兩塊接地層之間，若出現高于300mV的直流或交流電壓，將會對敏感芯片造成損壞，同時對于邏輯門電路的控制也會造成誤操作及閉鎖等故障，這時應用于鐵氧體磁珠的替代方案雖然會增強高頻噪聲隔離和去耦能力，但在高電流的飽和情況下將不適用。

3.3 低頻和高頻去耦設計

在采集系統的去耦設計中，首先應對每個進入電路的電源，通過高質量電解電容耦合連接至低阻抗接地層，降低通過電源線路耦合進入系統的噪聲，此外，在每個ADC芯片電源引腳處，也需特別針對高頻噪聲進行去耦處理。針對典型ADC芯片電源管腳旁的0.1uF陶瓷電容，通過過孔連接至接地層，再由芯片GND接地管腳旁的接地過孔完成電流環路，將去耦電容的接地路徑上的電感量降至最低。供電電源串接的鐵氧體磁珠會增強高頻噪聲隔離和去耦效果，但在高電流工作情況下，需保證磁珠不飽和且不在非線性區間。

3.4 PCB接地層布局設計

多板卡采集系統中，每塊PCB電路板均應至少鋪設一層專屬接地層，對于復雜電路中出現的電源跨越、功能配置電路等因過孔、通孔造成的接地層阻抗不連續，或出現接地“孤島”等電流返回路徑被切割現象，需增加PCB層數，保證接地層不低于85%的接地面積。對于混合電路PCB設計中模擬地與數字地需單獨設置專屬的接地層網絡，二者之間應盡量避免投影重合，減少因板級間電容耦合，造成高頻數字信號耦合至模擬電路。

參照附圖6，采集系統PCB布局設計需將系統中所有敏感區相互隔離，且盡量縮短信號路徑，將高電平模擬信號與低電平模擬信號隔離，且二者均遠離數字信號，防止不同信號相互干擾，降低系統噪聲。此外對于系統采樣時鐘需特別注意其走線及返回路徑位置，盡量與數字、模擬系統隔離開，避免對模擬信號產生噪聲影響的同時還需防止數字電路對其產生影響。在多板卡系統中連接器上的信號應通過接地引腳相互分離，形成法拉第屏蔽效應，減少相互之間的耦合。

圖6 PCB 結構布局示意圖

4 數字信號影響分析

采集系統在正常工作時，時鐘信號、數據傳輸信號、控制信號等高速數字信號相對于模擬電路而言，都是嚴重的干擾信號源，如何減少數字信號對模擬信號的影響往往決定了采集系統的性能指標。

4.1 采樣時鐘影響分析

采樣時鐘在采集系統工作時，其定頻干擾和輻射噪聲始終貫穿于整個電路系統，產生時鐘的振蕩器在因相位噪聲而出現抖動時，會將孔徑抖動等干擾信號及其高次諧波耦合至ADC前端的模擬輸入與輸出信號中，增大噪聲水平和失真度。因此采樣時鐘發生器及電路應與高噪聲數字電路隔離開，并接地去耦至模擬接地層，但對于由FPGA、DSP等數字芯片產生的時鐘信號，必須由數字接地層傳遞至模擬接地層，時鐘噪聲直接添加至兩層接地區間，產生過度抖動和干擾諧波，大大降低了采集系統的信噪比。ADC差分時鐘信號輸入，外加高速驅動芯片緩沖隔離、RF變壓器耦合隔離、低電平ECL、LVDS有源差分驅動等方式，可以將高速數字時鐘產生端（數字地）與ADC時鐘輸入端（模擬地）進行隔離，從而降低干擾信號耦合與低相位噪聲影響，減少系統信噪比影響。

4.2 數字信號輸入、輸出分析

多路ADC數字信號在同步工作時，數字端口會在瞬時扇出較大電流，造成電路亞穩態工作，在出現誤碼的同時，瞬時大電流流經匹配不連續區間處，會產生諧波及干擾，多通道間也會產生串擾及耦合，影響ADC前端模擬電路。因此在數字信號驅動設計時，需通過串聯匹配電阻，降低驅動電流，減少電路同時扇出時的電流沖擊，同時利用數據緩存器，可將轉換器數字線路與數據總線兩端噪聲隔離開，減小ADC輸入、輸出端驅動電流接地環路范圍，減少數字開關電流，降低耦合至ADC模擬前端電路的可能，ADC電源端去耦連接至模擬地，邏輯電路端應去耦連接至數字接地層。

5 試驗及總結

在實際工程應用中，以2塊采集板共180路AD7690構成的多通道采集系統，采用ADC數字接地端接DGND，FPGA的時鐘、控制信號未加緩存器，ADC輸入端采用單端輸入方式，PCB數字接地層與模擬接地層未明顯區分的設計方式，產生的結果為在模擬電路高增益下出現電路震蕩，FPGA時鐘信號耦合至ADC輸入前端，造成接收系統的短路噪聲指標在-107dB～-95dB之間，且出現區域性通道明顯不一致，通過改進設計，將電路板中模擬地與數字地明顯區分，采用模擬、數字接地層單點電阻連接方式，ADC模擬接地與數字接地端均鋪設大面積模擬接地層，FPGA的時鐘、控制信號均采用緩存器加串聯匹配電阻的方式，且盡量優化高速信號走線方式，ADC輸入端改為差分輸入，改進后的接收系統短路噪聲指標為-129.2dB～-129.5dB之間，各路通道指標保持高度一致。

通過實際對比測試，在多通道高速采集系統中，在充分理解ADC內部工作原理的情況下，應用“星型”接地方式，保證ADC模擬接地層區域阻抗連續，區分PCB中模擬、數字接地層，對模擬、數字電路及其環路在物理空間上進行劃分，對ADC電路電源、參考電壓進行去耦設計，同時，通過緩存器、匹配電阻、差分信號等手段，盡可能地降低高速數字信號對模擬電路的影響。在實際設計中可先區分模擬與數字接地層，并預留跳線連接，并在對電路的測試分析過程中，選擇合適的接地方式。